相 關(guān) 資 源

• 關(guān)于學(xué)習(xí)verilog hdl的心得免費(fèi)下載

  資源簡介：關(guān)于學(xué)習(xí)verilog hdl的心得，低手，高手都值得一看

  標(biāo)簽： verilog hdl

  上傳時(shí)間： 2014-01-06

  上傳用戶：wweqas

• 該代碼中有不少關(guān)于學(xué)習(xí)verilog hdl的例子,對(duì)初學(xué)者有幫助免費(fèi)下載

  資源簡介：該代碼中有不少關(guān)于學(xué)習(xí)verilog hdl的例子,對(duì)初學(xué)者有幫助

  標(biāo)簽： verilog hdl 代碼 初學(xué)者

  上傳時(shí)間： 2013-12-19

  上傳用戶：asdkin

• verilog-hdl的數(shù)字系統(tǒng)設(shè)計(jì)入門教程CPLD篇免費(fèi)下載

  資源簡介：本教程的目的是為了幫助大家進(jìn)行實(shí)戰(zhàn)演練，熟悉軟硬件的相關(guān)知識(shí)，而不是為了講解 verilog hdl語言。所以在學(xué)習(xí)本教程之前，大家應(yīng)先學(xué)習(xí)verilog hdl的基本語法知識(shí)和編程思想，我也寫過一個(gè)關(guān)于verilog hdl學(xué)習(xí)建議的文章，大家可以看一下：http://www.5ifpg...

  標(biāo)簽： verilog-hdl 數(shù)字系統(tǒng) cpld

  上傳時(shí)間： 2022-07-18

  上傳用戶：

• verilog hdl Guide,是學(xué)習(xí)verilog不錯(cuò)的教程,是CHM格式的免費(fèi)下載

  資源簡介：verilog hdl Guide,是學(xué)習(xí)verilog不錯(cuò)的教程,是CHM格式的

  標(biāo)簽： verilog Guide hdl CHM

  上傳時(shí)間： 2013-12-24

  上傳用戶：梧桐

• 深圳華為技術(shù)有限公司的關(guān)于verilog hdl的入門教程免費(fèi)下載

  資源簡介：深圳華為技術(shù)有限公司的關(guān)于verilog hdl的入門教程，適合急需掌握這門語言者

  標(biāo)簽： verilog hdl 華為技術(shù) 入門教程

  上傳時(shí)間： 2016-01-11

  上傳用戶：kelimu

• verilog hdl Synthesis, A Practical Primer 學(xué)習(xí)verilog hdl一本很不錯(cuò)的英文書免費(fèi)下載

  資源簡介：verilog hdl Synthesis, A Practical Primer 學(xué)習(xí)verilog hdl一本很不錯(cuò)的英文書，比較透徹

  標(biāo)簽： verilog hdl Synthesis Practical

  上傳時(shí)間： 2016-01-19

  上傳用戶：hongmo

• 給大家上傳一本非常好的關(guān)于verilog-hdl的電子書免費(fèi)下載

  資源簡介：給大家上傳一本非常好的關(guān)于verilog-hdl的電子書，實(shí)用，易懂，易學(xué)。此為第一章

  標(biāo)簽： verilog-hdl 家 電子書

  上傳時(shí)間： 2014-01-01

  上傳用戶：franktu

• 給大家上傳一本非常好的關(guān)于verilog-hdl的電子書免費(fèi)下載

  資源簡介：給大家上傳一本非常好的關(guān)于verilog-hdl的電子書，實(shí)用，易懂，易學(xué)。此為第二章

  標(biāo)簽： verilog-hdl 家 電子書

  上傳時(shí)間： 2016-05-29

  上傳用戶：腳趾頭

• 給大家上傳一本非常好的關(guān)于verilog-hdl的電子書免費(fèi)下載

  資源簡介：給大家上傳一本非常好的關(guān)于verilog-hdl的電子書，實(shí)用，易懂，易學(xué)。此為第三章

  標(biāo)簽： verilog-hdl 家 電子書

  上傳時(shí)間： 2016-05-29

  上傳用戶：xiaoxiang

• 給大家上傳一本非常好的關(guān)于verilog-hdl的電子書免費(fèi)下載

  資源簡介：給大家上傳一本非常好的關(guān)于verilog-hdl的電子書，實(shí)用，易懂，易學(xué)。此為第四部分

  標(biāo)簽： verilog-hdl 家 電子書

  上傳時(shí)間： 2013-12-24

  上傳用戶：er1219

• 給大家上傳一本非常好的關(guān)于verilog-hdl的電子書免費(fèi)下載

  資源簡介：給大家上傳一本非常好的關(guān)于verilog-hdl的電子書，實(shí)用，易懂，易學(xué)。此為第五章

  標(biāo)簽： verilog-hdl 家 電子書

  上傳時(shí)間： 2014-02-01

  上傳用戶：2525775

• 給大家上傳一本非常好的關(guān)于verilog-hdl的電子書免費(fèi)下載

  資源簡介：給大家上傳一本非常好的關(guān)于verilog-hdl的電子書，實(shí)用，易懂，易學(xué)。此為第六章

  標(biāo)簽： verilog-hdl 家 電子書

  上傳時(shí)間： 2016-05-29

  上傳用戶：ruixue198909

• 給大家上傳一本非常好的關(guān)于verilog-hdl的電子書免費(fèi)下載

  資源簡介：給大家上傳一本非常好的關(guān)于verilog-hdl的電子書，實(shí)用，易懂，易學(xué)。此為第七章

  標(biāo)簽： verilog-hdl 家 電子書

  上傳時(shí)間： 2013-12-13

  上傳用戶：lht618

• 給大家上傳一本非常好的關(guān)于verilog-hdl的電子書免費(fèi)下載

  資源簡介：給大家上傳一本非常好的關(guān)于verilog-hdl的電子書，實(shí)用，易懂，易學(xué)。此為第八章

  標(biāo)簽： verilog-hdl 家 電子書

  上傳時(shí)間： 2016-05-29

  上傳用戶：aix008

• 給大家上傳一本非常好的關(guān)于verilog-hdl的電子書免費(fèi)下載

  資源簡介：給大家上傳一本非常好的關(guān)于verilog-hdl的電子書，實(shí)用，易懂，易學(xué)。此為第九章---結(jié)構(gòu)建模

  標(biāo)簽： verilog-hdl 家 電子書

  上傳時(shí)間： 2016-05-29

  上傳用戶：lacsx

• 給大家上傳一本非常好的關(guān)于verilog-hdl的電子書免費(fèi)下載

  資源簡介：給大家上傳一本非常好的關(guān)于verilog-hdl的電子書，實(shí)用，易懂，易學(xué)。此為第十章

  標(biāo)簽： verilog-hdl 家 電子書

  上傳時(shí)間： 2013-12-14

  上傳用戶：ggwz258

• 給大家上傳一本非常好的關(guān)于verilog-hdl的電子書免費(fèi)下載

  資源簡介：給大家上傳一本非常好的關(guān)于verilog-hdl的電子書，實(shí)用，易懂，易學(xué)。此為十一章

  標(biāo)簽： verilog-hdl 家 電子書

  上傳時(shí)間： 2014-01-17

  上傳用戶：洛木卓

• 給大家上傳一本非常好的關(guān)于verilog-hdl的電子書免費(fèi)下載

  資源簡介：給大家上傳一本非常好的關(guān)于verilog-hdl的電子書，實(shí)用，易懂，易學(xué)。此為 第十二章

  標(biāo)簽： verilog-hdl 家 電子書

  上傳時(shí)間： 2013-12-17

  上傳用戶：dragonhaixm

• 給大家上傳一本非常好的關(guān)于verilog-hdl的電子書免費(fèi)下載

  資源簡介：給大家上傳一本非常好的關(guān)于verilog-hdl的電子書，實(shí)用，易懂，易學(xué)。此為 第十三章

  標(biāo)簽： verilog-hdl 家 電子書

  上傳時(shí)間： 2016-05-29

  上傳用戶：xz85592677

• verilog hdl的開發(fā)學(xué)習(xí)教程。值得一看免費(fèi)下載

  資源簡介：verilog hdl的開發(fā)學(xué)習(xí)教程。值得一看，學(xué)FPGA的朋友。

  標(biāo)簽： verilog hdl 教程

  上傳時(shí)間： 2017-03-20

  上傳用戶：pkkkkp

• 基于verilog-hdl的硬件電路的實(shí)現(xiàn) 9.1 簡單的可編程單脈沖發(fā)生器 　　9.1.1 由系統(tǒng)功能描述時(shí)序關(guān)系 　　9.1.2 流程圖的設(shè)計(jì) 　　9.1.3 系統(tǒng)功能描述 　　免費(fèi)下載

  資源簡介：基于verilog-hdl的硬件電路的實(shí)現(xiàn) 9.1 簡單的可編程單脈沖發(fā)生器 　　9.1.1 由系統(tǒng)功能描述時(shí)序關(guān)系 　　9.1.2 流程圖的設(shè)計(jì) 　　9.1.3 系統(tǒng)功能描述 　　9.1.4 邏輯框圖 　　9.1.5 延時(shí)模塊的詳細(xì)描述及仿真 　　9.1.6 功能模塊verilog-hdl描述...

  標(biāo)簽： verilog-hdl 9.1 功能描述

  上傳時(shí)間： 2015-09-16

  上傳用戶：chfanjiang

• 基于verilog-hdl的轉(zhuǎn)子振動(dòng)噪聲電壓峰值檢測免費(fèi)下載

  資源簡介：基于verilog-hdl的轉(zhuǎn)子振動(dòng)噪聲電壓峰值檢測，值得學(xué)習(xí)啊，

  標(biāo)簽： verilog-hdl 轉(zhuǎn)子 振動(dòng)噪聲 峰值檢測

  上傳時(shí)間： 2013-12-15

  上傳用戶：Divine

• verilog hdl的入門書籍免費(fèi)下載

  資源簡介：verilog hdl的入門書籍，老外寫的，語言簡潔，是快速掌握verilog編程的好教材，大家可以學(xué)習(xí)下

  標(biāo)簽： verilog hdl 書籍

  上傳時(shí)間： 2013-12-29

  上傳用戶：zhaiyanzhong

• 基于verilog hdl的狀態(tài)機(jī)8位流水燈免費(fèi)下載

  資源簡介：基于verilog hdl的狀態(tài)機(jī)8位流水燈.適合感興趣的人學(xué)習(xí)參考

  標(biāo)簽： verilog hdl 流水燈

  上傳時(shí)間： 2022-04-23

  上傳用戶：trh505

• 關(guān)于學(xué)習(xí)JAVA中的菜單涉及組件主畫框等的小例子源碼免費(fèi)下載

  資源簡介：關(guān)于學(xué)習(xí)JAVA中的菜單涉及組件主畫框等的小例子源碼

  標(biāo)簽： JAVA 菜單 源碼

  上傳時(shí)間： 2015-03-25

  上傳用戶：wang0123456789

• 基于地址總線接口的四倍頻編碼器信號(hào)接口的 FPGA實(shí)現(xiàn) verilog hdl的免費(fèi)下載

  資源簡介：基于地址總線接口的四倍頻編碼器信號(hào)接口的 FPGA實(shí)現(xiàn) verilog hdl的

  標(biāo)簽： verilog FPGA hdl 接口

  上傳時(shí)間： 2014-08-12

  上傳用戶：ayfeixiao

• verilog hdl的PLI子程序接口免費(fèi)下載

  資源簡介：verilog hdl的PLI子程序接口，用于與用戶C程序在2個(gè)方向上傳輸數(shù)據(jù)，可用xilinx ISE，quartusii或modelsim仿真，

  標(biāo)簽： verilog hdl PLI 程序接口

  上傳時(shí)間： 2013-12-09

  上傳用戶：kr770906

• 第一章 數(shù)字信號(hào)處理、計(jì)算、程序、 算法和硬線邏輯的基本概念 第二章 verilog hdl設(shè)計(jì)方法概述 第三章 verilog hdl的基本語法 第四章 不同抽象級(jí)別的verilog hdl免費(fèi)下載

  資源簡介：第一章 數(shù)字信號(hào)處理、計(jì)算、程序、 算法和硬線邏輯的基本概念 第二章 verilog hdl設(shè)計(jì)方法概述 第三章 verilog hdl的基本語法 第四章 不同抽象級(jí)別的verilog hdl模型 第五章 基本運(yùn)算邏輯和它們的verilog hdl模型 第六章 運(yùn)算和數(shù)據(jù)流動(dòng)控制邏輯

  標(biāo)簽： verilog hdl 數(shù)字信號(hào)處理 基本概念

  上傳時(shí)間： 2014-01-27

  上傳用戶：sclyutian

• 基于verilog-hdl的硬件電路的實(shí)現(xiàn) 9.2 具有LCD顯示單元的可編程單脈沖發(fā)生器 　　9.2.1 LCD顯示單元的工作原理 　　9.2.2 顯示邏輯設(shè)計(jì)的思路與流程 　　9.免費(fèi)下載

  資源簡介：基于verilog-hdl的硬件電路的實(shí)現(xiàn) 9.2 具有LCD顯示單元的可編程單脈沖發(fā)生器 　　9.2.1 LCD顯示單元的工作原理 　　9.2.2 顯示邏輯設(shè)計(jì)的思路與流程 　　9.2.3 LCD顯示單元的硬件實(shí)現(xiàn) 　　9.2.4 可編程單脈沖數(shù)據(jù)的BCD碼化 　　9.2.5 task的使用...

  標(biāo)簽： verilog-hdl LCD 9.2 顯示單元

  上傳時(shí)間： 2014-06-23

  上傳用戶：xc216

• 基于verilog-hdl的硬件電路的實(shí)現(xiàn) 9.3 脈沖計(jì)數(shù)與顯示 　　9.3.1 脈沖計(jì)數(shù)器的工作原理 　　9.3.2 計(jì)數(shù)模塊的設(shè)計(jì)與實(shí)現(xiàn) 　　9.3.3 parameter的使用免費(fèi)下載

  資源簡介：基于verilog-hdl的硬件電路的實(shí)現(xiàn) 9.3 脈沖計(jì)數(shù)與顯示 　　9.3.1 脈沖計(jì)數(shù)器的工作原理 　　9.3.2 計(jì)數(shù)模塊的設(shè)計(jì)與實(shí)現(xiàn) 　　9.3.3 parameter的使用方法 　　9.3.4 repeat循環(huán)語句的使用方法 　　9.3.5 系統(tǒng)函數(shù)$random的使用方法 　　9.3.6 脈...

  標(biāo)簽： verilog-hdl parameter 9.3 硬件電路

  上傳時(shí)間： 2013-12-14

  上傳用戶：jeffery