已經(jīng)測(cè)試過的RISC8的verilog源碼和說(shuō)明還包括編譯環(huán)境和測(cè)試程序等
標(biāo)簽： verilog RISC8 測(cè)試 源碼
上傳時(shí)間： 2016-02-01
上傳用戶：fredguo
Verilog 程序， 實(shí)現(xiàn)4階 fir-filter濾波器。
標(biāo)簽： Verilog 程序
上傳用戶：趙云興
32位RISC單片機(jī)verilog源碼內(nèi)包含說(shuō)明文檔經(jīng)過他人測(cè)試通過
標(biāo)簽： verilog RISC 單片機(jī) 源碼
上傳時(shí)間： 2013-12-11
上傳用戶：tyler
熟悉verilog,幫助初學(xué)者盡快掌握verilog
標(biāo)簽： verilog 初學(xué)者
上傳時(shí)間： 2014-01-04
上傳用戶：sxdtlqqjl
次文件是華為的Verilog入門教程 對(duì)于那些用VerilogHDL做硬件設(shè)計(jì)的人肯定有幫助！
標(biāo)簽： VerilogHDL Verilog 華為 入門教程
上傳時(shí)間： 2016-02-04
上傳用戶：Thuan
verilog設(shè)計(jì)范例，和王金明的verilog書可以配套使用。
標(biāo)簽： verilog 范例
上傳時(shí)間： 2014-02-22
上傳用戶：wangzhen1990
this is a verilog hdl language referance book , tell you the basic useage of this language.
標(biāo)簽： language this referance verilog
上傳時(shí)間： 2016-02-06
上傳用戶：日光微瀾
verilog實(shí)現(xiàn)shiftreg，帶測(cè)試文件。 文件相當(dāng)完整，可以下載去測(cè)試
標(biāo)簽： shiftreg verilog
上傳用戶：zxc23456789
實(shí)現(xiàn)簡(jiǎn)單十六位加法器及測(cè)試程序 的verilog代碼
標(biāo)簽： verilog 十六位 加法器 代碼
上傳時(shí)間： 2014-08-11
上傳用戶：
包含北航夏宇聞寫《verilog數(shù)字系統(tǒng)設(shè)計(jì)》中的所有代碼
標(biāo)簽： verilog 數(shù)字系統(tǒng)設(shè)計(jì) 代碼
上傳時(shí)間： 2013-12-25
上傳用戶：CHENKAI
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
