VerilogHDL_advanced_digital_design_code_Ch6 Verilog HDL 高級數字設計源碼ch6
標簽： VerilogHDL_advanced_digital_desig n_code_Ch Verilog HDL
上傳時間： 2016-02-12
上傳用戶：lmeeworm
VerilogHDL_advanced_digital_design_code_Ch7 Verilog HDL 高級數字設計 源碼ch7
上傳時間： 2013-12-23
上傳用戶：ghostparker
verilog golden reference guide.pdf
標簽： reference verilog golden guide
上傳時間： 2014-01-25
上傳用戶：ma1301115706
本書簡要介紹了Verilog硬件描述語言的基礎知識，包括語言的基本內容和基本結構 ，以及利用該語言在各種層次上對數字系統(tǒng)的建模方法。書中列舉了大量實例，幫助讀者掌握語言本身和建模方法，對實際數字系統(tǒng)設計也很有幫助。
標簽： Verilog 硬件描述語言 基礎知識
上傳時間： 2014-01-22
上傳用戶：cainaifa
實現簡單的UART功能,在QUARTUS4.0下編譯通過,采用VERILOG HDL編寫.
標簽： QUARTUS VERILOG UART 4.0
上傳時間： 2013-12-18
上傳用戶：hfmm633
其中給出了許多VERILOG中常用的代碼，并且給出了測試模塊
標簽： VERILOG 代碼
上傳時間： 2013-12-03
上傳用戶：ggwz258
用verilog hdl編寫的一些例程，包括加法器/減法器等等，例子較多就不一一列舉了
標簽： verilog hdl 編寫
上傳時間： 2013-12-20
上傳用戶：fhzm5658
SPI的verilog實現，非常的全面和詳細，還帶有spi算法的注解！
標簽： verilog SPI
上傳時間： 2014-01-05
上傳用戶：qunquan
這個是verilog的基本語法指南，通過這個文檔可以快速入門，也可以當作資料進行查閱
標簽： verilog
上傳時間： 2016-02-16
上傳用戶：hanli8870
verilog加法器,附加測試文件 可用modelsim 仿真實現
標簽： modelsim verilog 加法器 仿真實現
上傳時間： 2016-02-17
上傳用戶：youmo81
蟲蟲下載站版權所有 京ICP備2021023401號-1
