iic 總線 verilog 源代碼 標(biāo)準(zhǔn)i2c總線， 有sda scl 時鐘，頻率自定
標(biāo)簽： verilog iic i2c 總線
上傳時間： 2014-10-26
上傳用戶：yangbo69
一維DCT變換的verilog源碼，可用于JPEG算法優(yōu)化的參考。程序中用到的算法稱為“扭卷積”，可參考相關(guān)IEEE paper
標(biāo)簽： verilog DCT 變換 源碼
上傳時間： 2016-01-22
上傳用戶：dsgkjgkjg
verilog VSIP core,用verilog語言編寫，希望對各位朋友有所幫助！
標(biāo)簽： verilog VSIP core 語言
上傳時間： 2014-12-06
上傳用戶：894898248
使用verilog編寫分頻器，包括奇分頻和偶分頻，可以進行任意奇偶分頻
標(biāo)簽： verilog 編寫 分頻器
上傳時間： 2016-01-23
上傳用戶：stvnash
用verilog實現(xiàn)了IIC接口與EEPROM存儲器的接口設(shè)計，非常實用
標(biāo)簽： verilog EEPROM IIC 接口
上傳時間： 2016-01-24
上傳用戶：邶刖
verilog語法基本入門講義，主要內(nèi)容包括verilog語言介紹，入門，緘默與仿真等。
標(biāo)簽： verilog 講義
上傳用戶：lhc9102
verilog設(shè)計練習(xí)進階,針對的讀者是 verilog hdl的初學(xué)者。
標(biāo)簽： verilog hdl 進階 初學(xué)者
上傳時間： 2014-01-24
上傳用戶：thinode
keyboard 的verilog 代碼 代碼絕對經(jīng)典
標(biāo)簽： keyboard verilog 代碼
上傳時間： 2013-12-21
上傳用戶：xiaohuanhuan
VERILOG實現(xiàn)多時鐘,可以應(yīng)用于流水線.輸入CLK,輸出CLK1,CLK2,CLK3
標(biāo)簽： CLK VERILOG 多時鐘 應(yīng)用于
上傳時間： 2016-01-26
上傳用戶：wangchong
ps2_鍵盤控制器源碼verilog源碼，是一個不錯的代碼
標(biāo)簽： verilog 源碼 ps 鍵盤控制器
上傳時間： 2013-12-28
上傳用戶：努力努力再努力
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
