verilog code .descrip the risc cpu.download from opencores.org
標(biāo)簽： opencores download verilog descrip
上傳時(shí)間： 2016-02-20
上傳用戶：frank1234
一個(gè)3階的32位抽取的cic濾波器的verilog源代碼
標(biāo)簽： verilog cic 濾波器 源代碼
上傳時(shí)間： 2016-02-21
上傳用戶：wmwai1314
再下載一個(gè)北航夏宇聞老師的VERILOG講稿，和他的經(jīng)典著作從入門到精通還是有些區(qū)別的，大家可以換個(gè)角度學(xué)習(xí)VERILOG
標(biāo)簽： VERILOG
上傳時(shí)間： 2016-02-22
上傳用戶：jhksyghr
采用冒泡排序的方式在verilog中實(shí)現(xiàn)，從而可以實(shí)現(xiàn)信號(hào)的有序輸出，為控制設(shè)備提供有序信號(hào)。
標(biāo)簽： verilog 排序 方式
上傳時(shí)間： 2013-12-13
上傳用戶：zmy123
FIFO的部分verilog代碼，其余部分我會(huì)陸續(xù)上傳，
標(biāo)簽： verilog FIFO 分 代碼
上傳時(shí)間： 2016-02-23
上傳用戶：zhuoying119
FPGA中FLASH配置控制源碼,VHDL和Verilog
標(biāo)簽： Verilog FLASH FPGA VHDL
上傳時(shí)間： 2014-12-02
上傳用戶：csgcd001
verilog 寫的 memory controller ，可以控制SDRAM SRAM NOR
標(biāo)簽： controller verilog memory
上傳時(shí)間： 2013-12-24
上傳用戶：chens000
該代碼用硬件描述語(yǔ)言Verilog系統(tǒng)地描述了I2C總線接口的位比特主控轉(zhuǎn)換模型。對(duì)學(xué)習(xí)FPGA和I2C總線接口有極大地幫助。
標(biāo)簽： I2C Verilog FPGA 總線接口
上傳時(shí)間： 2016-02-26
上傳用戶：Yukiseop
8051core-Verilog編寫，可修改
標(biāo)簽： core-Verilog 8051 編寫
上傳時(shí)間： 2016-02-27
上傳用戶：anng
fpga功能實(shí)現(xiàn)有限字長(zhǎng)響應(yīng)FIR 用verilog編寫
標(biāo)簽： verilog fpga FIR 有限字長(zhǎng)
上傳時(shí)間： 2013-12-01
上傳用戶：wuyuying
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
