已經測試過的RISC8的verilog源碼和說明還包括編譯環境和測試程序等
資源簡介：已經測試過的RISC8的verilog源碼和說明還包括編譯環境和測試程序等
上傳時間： 2016-02-01
上傳用戶：fredguo
資源簡介：Delphi 編寫的"酒店管理系統",源碼全,數據庫全,控件全,值得測試,未經測試,請有興趣的朋友自己測試!
上傳時間： 2013-11-25
上傳用戶：lo25643
資源簡介：基于altera系列芯片lvds接口的fpga設計 verilog源碼
上傳時間： 2017-06-08
上傳用戶：stvnash
資源簡介：這是我制作的一個小論壇源碼··能夠簡單實現發表帖子··管理帖子·后臺管理等功能
上傳時間： 2014-01-12
上傳用戶：qoovoop
資源簡介：一個由DELPHI做的內在搜索工具源碼,非常好用,直接編譯就可以了
上傳時間： 2014-01-06
上傳用戶：磊子226
資源簡介：易聯多用戶Blog網站程序源碼(多層模式) 包括DAL、BLL、Common等多層 默認管理員賬號admin，密碼51aspx
上傳時間： 2016-02-12
上傳用戶：ccclll
資源簡介：附件是一份S3C2410的原廠BSP源碼，可以直接通過TORNADO環境編譯生成BOOTROM和VXWORKS IMAGE，已經通過實驗驗證，希望能對BSP移植者有幫助~~~
上傳時間： 2014-01-02
上傳用戶：ruan2570406
資源簡介：在VC6.0下開發的員工管理系統源碼，用來管理員工信息，檔案記錄等。
上傳時間： 2016-05-16
上傳用戶：xc216
資源簡介：AT91SAM9260處理器的官方UCOS移植源碼，在IAR中編譯，可移植到ADS中。運行壓縮包中的exe文件后解壓縮到指定目錄，其中包含有相關文檔
上傳時間： 2013-12-26
上傳用戶：wab1981
資源簡介：小型的音樂播放器源碼，可以運行，運行環境JAVA
上傳時間： 2017-02-03
上傳用戶：牧羊人8920
資源簡介：已經驗證過的ITU G.729B源碼 1.使用定點運算, 純c實現 2.已經附帶了VC6的項目文件(原始的ITU源碼只有makefile,沒有VC項目文件), 方便初學者入門使用 3.用于測試G.729編碼和解碼 4.主要應用于VoIP項目
上傳時間： 2015-08-25
上傳用戶：shanml
資源簡介：verilog基礎程序例程 基礎教程 初學代碼 FPGA測試verilog源碼,包括大量的設計實例，邏輯源碼， 可以做為你的學習參考。
上傳時間： 2022-01-31
上傳用戶：
資源簡介：奇偶校驗碼的verilog源碼，為MODELSIM下的一個工程。有測試文件。
上傳時間： 2014-01-22
上傳用戶：稀世之寶039
資源簡介：網絡編程的服務端和客戶端.包括用fork和select分別實現多進程編程和多線程編程.程序已經通過測試的.
上傳時間： 2013-12-13
上傳用戶：onewq
資源簡介：用在嵌入式設備上的JAVA虛擬機源碼.并且已經修改過.
上傳時間： 2015-04-08
上傳用戶：dsgkjgkjg
資源簡介：USB VC測試程序 周立功的USB板調試源碼
上傳時間： 2014-01-19
上傳用戶：tfyt
資源簡介：USB2.0 chip的一部分verilog源碼。opencore上下的，還比較好用:)
上傳時間： 2015-06-17
上傳用戶：lps11188
資源簡介：CNGP2.0 根據網上提供的華為cmpp源碼改寫，支持UCS2編碼，支持SQL server2000數據庫，已經通過商用測試。
上傳時間： 2015-08-30
上傳用戶：aix008
資源簡介：用AD7843編的程序,也可適用AD7846.經測試過可以用的
上傳時間： 2014-01-18
上傳用戶：coeus
資源簡介：8251和8055的verilog源碼，可進行綜合和仿真，是學習SOC的好資料！
上傳時間： 2014-08-24
上傳用戶：lhc9102
資源簡介：cpld 與8051的總線接口VHDL源碼 非常好用 試過的
上傳時間： 2013-12-18
上傳用戶：3到15
資源簡介：sdram的控制器 verilog源碼
上傳時間： 2014-01-13
上傳用戶：aappkkee
資源簡介：王金明的書的verilog源碼實例。供初學者學習。
上傳時間： 2016-01-09
上傳用戶：lx9076
資源簡介：VB鐵嶺市計量測試所工資管理系統(帶源碼)工資管理系統是典型的管理信息系統，采用計算機管理企業的工資發放是當前不可缺少的一種管理手段。其開發主要包括后臺數據庫的建立和維護以及前端應用程序的開發兩個方面。對于前者要求建立起數據一致性和完整性強，數...
上傳時間： 2016-01-18
上傳用戶：13681659100
資源簡介：一維DCT變換的verilog源碼，可用于JPEG算法優化的參考。程序中用到的算法稱為“扭卷積”，可參考相關IEEE paper
上傳時間： 2016-01-22
上傳用戶：dsgkjgkjg
資源簡介：經測試過看門狗的程序，可以在傅立葉2410開發板上正確運行，啟動代碼完整，對初學者有幫助。
上傳時間： 2016-02-16
上傳用戶：Avoid98
資源簡介：易語言寫的啟動項管理器 查找木馬 優化系統的好工具。 源碼已經完善
上傳時間： 2013-12-27
上傳用戶：evil
資源簡介：CRC校驗串行實現方法,verilog源碼,利用反饋線性移位寄存器的方法,實現簡單,適用于串行通信協議中的CRC校驗.
上傳時間： 2014-11-24
上傳用戶：朗朗乾坤
資源簡介：CRC校驗并行實現,verilog源碼.8位數據輸入,實現速度快,適用與各種類型的器件.
上傳時間： 2016-04-13
上傳用戶：標點符號
資源簡介：用matlab產生的仿噪聲文件源碼.可以代替語音信號進行實驗測試.
上傳時間： 2016-04-24
上傳用戶：huangld
