Verilog hdl語言 常用乘法器設計，可使用modelsim進行仿真
標簽： Verilog hdl 語言 乘法器設計
上傳時間： 2017-01-02
上傳用戶：lunshaomo
Verilog hdl語言 常用加法器設計，可使用modelsim進行仿真
標簽： Verilog hdl 語言 加法器
上傳時間： 2013-12-24
上傳用戶：lizhizheng88
Verilog hdl語言 伽羅華域GF（q）乘法器設計，可使用modelsim進行仿真
上傳時間： 2013-12-27
上傳用戶：ls530720646
Verilog hdl語言的常用除法器設計，可使用modelsim進行仿真
標簽： Verilog hdl 語言 除法器
上傳時間： 2013-12-17
上傳用戶：Zxcvbnm
Verilog HDL編寫的4條指令CPU
標簽： Verilog HDL CPU 編寫
上傳時間： 2014-01-27
上傳用戶：Ants
《Verilog-HDL實踐與應用系統設計》一書中的光盤源文件
標簽： Verilog-HDL 實踐 光盤 應用系統
上傳時間： 2014-07-03
上傳用戶：趙云興
用Verilog HDL / VHDL實現的數字頻率計（完整實驗報告）
標簽： Verilog VHDL HDL 數字頻率計
上傳時間： 2014-01-22
上傳用戶：dapangxie
1.推動教育學發展的內在動力是( D)的發展。A.教育規律 B.教育價值 C.教育現象 D.教育問題 2.提出“泛智”教育思想，探討“把一切事物教給一切人類的全部藝術”的教育家是( B)A.培根 B.夸美紐斯 C.赫爾巴特 D.贊可夫
標簽： A. B. C. D.
上傳時間： 2017-01-06
上傳用戶：1427796291
verilog code 16-bit carry look-ahead adder output [15:0] sum // 相加總和 output carryout // 進位 input [15:0] A_in // 輸入A input [15:0] B_in // 輸入B input carryin // 第一級進位 C0
標簽： output look-ahead carryout verilog
上傳時間： 2014-12-06
教師辦公管理系統是通過B/S結構搭建的平臺，可以方便的進行信息交流和共享
標簽： 管理系統
上傳時間： 2017-01-08
上傳用戶：壞天使kk
蟲蟲下載站版權所有 京ICP備2021023401號-1
