Verilog HDL源碼，顯示器段數碼管數字累加，測試通過
標簽： Verilog HDL 源碼
上傳時間： 2016-11-23
上傳用戶：Breathe0125
利用struts+hibernate技術實現B/S結構平臺開發 有利于java高級者的學習
標簽： hibernate struts java 技術實現
上傳時間： 2016-11-24
上傳用戶：zjf3110
計算滿足a<=x<=b且是Fibonacci數的x個數。
標簽： Fibonacci lt 計算
上傳時間： 2013-12-11
上傳用戶：Shaikh
B類型液晶資料，為使用的同志們提供詳細的說明資料！
標簽： 液晶
上傳時間： 2014-08-13
上傳用戶：haoxiyizhong
Verilog HDL下的4 位數字頻率計控制模塊源代碼
標簽： Verilog HDL 數字頻率計 控制模塊
上傳時間： 2016-11-25
上傳用戶：ainimao
16階FIR濾波器--本設計用VERILOG HDL語言串行DA算法實現16階有限頻率響應濾波器！
標簽： VERILOG FIR HDL 濾波器
上傳時間： 2016-11-26
上傳用戶：moshushi0009
本程序是在傳輸流傳輸過程中對節目時鐘字段進行檢測與修改,采用Verilog HDL 語言進行編程。
標簽： Verilog HDL 程序 傳輸流
上傳時間： 2013-12-27
上傳用戶：s363994250
verilog HDL example .many module .
標簽： verilog example module many
上傳時間： 2014-06-10
程序清單A中收錄了產生PPM-TH和PAM-DS這兩個信號源的所有函數；程序清單B中收錄了加性高斯白噪聲（AWGN）信道建模，正交和非正交單脈沖PPM-TH接收機結構，以及反極性PAM-DS單脈沖接收機結構仿真所需的所有函數。
標簽： PPM-TH PAM-DS AWGN 程序
上傳時間： 2013-12-22
上傳用戶：hwl453472107
這是二分法程序。滿足f(a)*f(b)<0d的f(x)在[a,b]區間的實根。 優點：1）程序簡單； 2）對f(x)要求不高，收斂性好。
標簽： 程序 lt 分
上傳時間： 2013-12-18
上傳用戶：wpwpwlxwlx
蟲蟲下載站版權所有 京ICP備2021023401號-1
