Verilog HDl代碼，學習一顆看一下
標簽： Verilog HDl 代碼
上傳時間： 2014-01-15
上傳用戶：我干你啊
標準化考試系統 (B/S網絡版) 用JAVA編寫的考試系統，是JAVA課程設計時的作品！ 客戶端主類ClientBS 客戶端選擇試題界面ChoiceFile 客戶端考試界面ClientTestArea 服務器端主類Server 服務器端讀取試題 ReadTestquestion
標簽： JAVA 標準化 網絡
上傳時間： 2013-12-26
上傳用戶：yyyyyyyyyy
包含了四位計數器等基本數字模塊的的verilog HDL程序代碼,該功能實現,可以直接利用DC進行綜合,得到硬件電路,亦能夠轉換成VHDL語言進行綜合
標簽： verilog VHDL HDL 計數器
上傳時間： 2013-12-19
上傳用戶：hopy
本程序（狀態機）使用Verilog HDL語言編寫，并通過QuestaSim仿真。
標簽： Verilog HDL 程序 狀態
上傳用戶：894898248
假設文檔的內容為 i a * nul i b + nul i c # nul 是個單詞二元式,對他進行不帶回溯的自上而下的語法分析.
標簽： nul 文檔 二元 分
上傳時間： 2013-12-14
上傳用戶：邶刖
假設在時間段[A, B]期間有6個作業需要在某臺機器上處理，每個作業對應的權重為Wi，請設計一個算法使這臺機器在該時間段內利用率最高。
標簽： 機器
上傳時間： 2014-01-10
上傳用戶：gut1234567
匯編語言編寫的演奏聲音程序,有四個選擇,A B C 分別是三首不同的曲子,Q退出
標簽： 匯編語言 分 編寫 程序
上傳時間： 2014-02-15
上傳用戶：時代電子小智
數字集成電路設計入門 --從HDL到版圖 于敦山 北大微電子學系 Verilog完整課件，是學習verilog HDL的很好的參考資料。
標簽： Verilog HDL 數字集成 微電子學
上傳時間： 2013-12-23
上傳用戶：戀天使569
基于Verilog-HDL的硬件電路的實現 9.4 脈沖頻率的測量與顯示
標簽： Verilog-HDL 9.4 硬件電路 測量
上傳時間： 2013-12-27
上傳用戶：wangchong
自己編寫的一個verilog HDL小程序，實現基本的task調用function的功能，對初學者有用。在xilinx的ISE仿真調試通過
標簽： verilog HDL 編寫 程序
上傳用戶：秦莞爾w
蟲蟲下載站版權所有 京ICP備2021023401號-1
