欧美日韩国产精选,精品久久久久久无,99久久er热在这里只有精品15

Verilog-<b>hDl</b>

本文用VHDL在CPLD器件上實現一種8 b數字頻率計測頻系統

本文用VHDL在CPLD器件上實現一種8 b數字頻率計測頻系統，能夠用十進制數碼顯示被測信號的頻率，不僅能夠測量正弦波、方波和三角波等信號的頻率，而且還能對其他多種物理量進行測量。具有體積小、可靠性高、功耗低的特點。

標簽： VHDL CPLD 器件數字頻率計

上傳時間： 2013-12-18

上傳用戶：sy_jiadeyi
《Verilog HDL 語言編程》異步FIFO設計（基于Verilog)

《Verilog HDL 語言編程》異步FIFO設計（基于Verilog)

標簽： Verilog FIFO HDL 語言編程

上傳時間： 2016-08-30

上傳用戶：561596
<Verilog HDL 語言編程》 RS(204,188)譯碼器的設計

<Verilog HDL 語言編程》 RS(204,188)譯碼器的設計

標簽： Verilog HDL 204 188

上傳時間： 2013-11-30

上傳用戶：lizhen9880
《Verilog HDL語言編程》常有加法器（基于Verilog）

《Verilog HDL語言編程》常有加法器（基于Verilog）

標簽： Verilog HDL 語言編程加法器

上傳時間： 2013-12-18

上傳用戶：cjf0304
這是一個三次樣條插值的.m程序輸入的是一個二維數組A(Nx2) 插值方法為: S(x) = A(J) + B(J)*( x - x(J) ) + C(J)*( x - x(J) )**2 +

這是一個三次樣條插值的.m程序輸入的是一個二維數組A(Nx2) 插值方法為: S(x) = A(J) + B(J)*( x - x(J) ) + C(J)*( x - x(J) )**2 +D(J) * ( x - x(J) )**3 for x(J) <= x < x(J + 1)

標簽： Nx2 插值三次樣條二維

上傳時間： 2013-12-14

上傳用戶：gengxiaochao
FPGA開發入門的Verilog HDL程序---流水燈,真實可用

FPGA開發入門的Verilog HDL程序---流水燈,真實可用，驗證通過，工程環境為Altera Quartus

標簽： Verilog FPGA HDL 程序

上傳時間： 2016-09-01

上傳用戶：VRMMO
FPGA開發入門的Verilog HDL程序2---梁祝音樂播放,真實可用

FPGA開發入門的Verilog HDL程序2---梁祝音樂播放,真實可用，驗證通過，工程環境為Altera Quartus II

標簽： Verilog FPGA HDL 程序

上傳時間： 2014-01-09

上傳用戶：Altman
（219）卷積編碼的verilog hdl源代碼,很有用的啊,

（219）卷積編碼的verilog hdl源代碼,很有用的啊,

標簽： verilog 219 hdl 卷積

上傳時間： 2016-09-01

上傳用戶：Late_Li
移位乘法器的輸入為兩個4位操作數a和b

移位乘法器的輸入為兩個4位操作數a和b，啟動乘法器由stb控制，clk信號提供系統定時。乘法器的結果為8位信號result,乘法結束后置信號done為1. 乘法算法采用原碼移位乘法，即對兩個操作數進行逐位的移位相加，迭代4次后輸出結果。具體算法： 1. 被乘數和乘數的高位補0，擴展成8位。 2. 乘法依次向右移位，并檢查其最低位，如果為1，則將被乘數和部分和相加，然后將被乘數向左移位；如果為0，則僅僅將被乘數向左移位。移位時，被乘數的低端和乘數的高端均移入0. 3. 當乘數變成全0后，乘法結束。

標簽： 移位乘法器位操作輸入

上傳時間： 2014-01-03

上傳用戶：星仔
Verilog HDL入門,學習的最好參考資料

Verilog HDL入門,學習的最好參考資料，可以極短的時間內學會

標簽： Verilog HDL 參考資料

上傳時間： 2016-09-03

上傳用戶：hgy9473

主站蜘蛛池模板：宁夏| 时尚| 彝良县| 汝南县| 泸定县| 章丘市| 桂林市| 手机| 英德市| 益阳市| 永春县| 凤凰县| 鄂伦春自治旗| 台州市| 平顺县| 青铜峡市| 赣榆县| 平远县| 神农架林区| 托克托县| 双柏县| 叙永县| 芜湖市| 遂溪县| 芦溪县| 江油市| 仁化县| 上犹县| 怀化市| 道孚县| 达孜县| 翁牛特旗| 彰化市| 自治县| 平潭县| 本溪市| 乐平市| 外汇| 石台县| 出国| 龙南县|

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

Verilog-<b>hDl</b>

本文用VHDL在CPLD器件上實現一種8 b數字頻率計測頻系統

《Verilog HDL 語言編程》異步FIFO設計（基于Verilog)

<Verilog HDL 語言編程》 RS(204,188)譯碼器的設計

《Verilog HDL語言編程》常有加法器（基于Verilog）

這是一個三次樣條插值的.m程序輸入的是一個二維數組A(Nx2) 插值方法為: S(x) = A(J) + B(J)( x - x(J) ) + C(J)( x - x(J) )**2 +

FPGA開發入門的Verilog HDL程序---流水燈,真實可用

FPGA開發入門的Verilog HDL程序2---梁祝音樂播放,真實可用

（219）卷積編碼的verilog hdl源代碼,很有用的啊,

移位乘法器的輸入為兩個4位操作數a和b

Verilog HDL入門,學習的最好參考資料