亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現在的位置是:蟲蟲下載站 > 資源下載 > VHDL/FPGA/Verilog > 本文用VHDL在CPLD器件上實現一種8 b數字頻率計測頻系統

本文用VHDL在CPLD器件上實現一種8 b數字頻率計測頻系統

  • 資源大小:220 K
  • 上傳時間: 2013-12-18
  • 上傳用戶:andyandnancy
  • 資源積分:2 下載積分
  • 標      簽: VHDL CPLD 器件 數字頻率計

資 源 簡 介

本文用VHDL在CPLD器件上實現一種8 b數字頻率計測頻系統,能夠用十進制數碼顯示被測信號的頻率,不僅能夠測量正弦波、方波和三角波等信號的頻率,而且還能對其他多種物理量進行測量。具有體積小、可靠性高、功耗低的特點。

相 關 資 源

主站蜘蛛池模板: 达孜县| 行唐县| 习水县| 白水县| 电白县| 资源县| 福海县| 荣成市| 博罗县| 孟州市| 三明市| 郁南县| 合山市| 开封市| 吉林市| 田阳县| 神池县| 宜阳县| 珠海市| 九龙坡区| 岳阳市| 西平县| 历史| 霍州市| 东兰县| 德保县| 乐平市| 彭山县| 阜康市| 嘉鱼县| 习水县| 广州市| 突泉县| 福清市| 永胜县| 永平县| 丰宁| 铜鼓县| 黔西| 崇州市| 罗甸县|