相 關 資 源

• 本文用VHDL在CPLD器件上實現一種8 b數字頻率計測頻系統免費下載

  資源簡介：本文用VHDL在CPLD器件上實現一種8 b數字頻率計測頻系統，能夠用十進制數碼顯示被測信號的頻率，不僅能夠測量正弦波、方波和三角波等信號的頻率，而且還能對其他多種物理量進行測量。具有體積小、可靠性高、功耗低的特點。

  標簽： VHDL CPLD 器件 數字頻率計

  上傳時間： 2013-12-18

  上傳用戶：sy_jiadeyi

• 常用數字邏輯功能都在CPLD器件上用VHDL語言實現免費下載

  資源簡介：利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數碼管）之外的所有數字電路功能。所有數字邏輯功能都在CPLD器件上用VHDL語言實現。這樣設計具有體積小、設計周期短（設計過程中即可實現時序仿真）、調試方便、故障率低、修改升級容易等特點

  標簽： CPLD VHDL 數字邏輯 器件

  上傳時間： 2013-08-11

  上傳用戶：hn891122

• 利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數碼管）之外的所有數字電路功能。所有數字邏輯功能都在CPLD器件上用VHDL語言實現。這樣設計具有體積小、設計周期短（設計過程中即可實現時序仿真）、調試免費下載

  資源簡介：利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數碼管）之外的所有數字電路功能。所有數字邏輯功能都在CPLD器件上用VHDL語言實現。這樣設計具有體積小、設計周期短（設計過程中即可實現時序仿真）、調試方便、故障率低、修改升級容易等特點。 本設計采用...

  標簽： CPLD VHDL 芯片 時鐘源

  上傳時間： 2014-01-02

  上傳用戶：LIKE

• 利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數碼管）之外的所有數字電路功能。所有數字邏輯功能都在CPLD器件上用VHDL語言實現。這樣設計具有體積小、設計周期短（設計過程中即可實現時序仿真）、調試免費下載

  資源簡介：利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數碼管）之外的所有數字電路功能。所有數字邏輯功能都在CPLD器件上用VHDL語言實現。這樣設計具有體積小、設計周期短（設計過程中即可實現時序仿真）、調試方便、故障率低、修改升級容易等特點

  標簽： CPLD VHDL 芯片 時鐘源

  上傳時間： 2013-12-26

  上傳用戶：qwe1234

• 用VHDL語言在CPLD/FPGA上實現浮點運算的方法免費下載

  資源簡介：用VHDL語言在CPLD/FPGA上實現浮點運算的方法

  標簽： VHDL CPLD FPGA 語言

  上傳時間： 2013-09-05

  上傳用戶：life840315

• 用VHDL語言在CPLD/FPGA上實現浮點運算的方法免費下載

  資源簡介：用VHDL語言在CPLD/FPGA上實現浮點運算的方法

  標簽： VHDL CPLD FPGA 語言

  上傳時間： 2015-04-27

  上傳用戶：fandeshun

• 用最少的CPLD資源,用Verilog在QuartusII7.1上實現的1280分頻.免費下載

  資源簡介：用最少的CPLD資源,用Verilog在QuartusII7.1上實現的1280分頻.

  標簽： QuartusII Verilog CPLD 1280

  上傳時間： 2016-03-18

  上傳用戶：253189838

• 4×4鍵盤掃描的verilog 代碼,在CPLD板上實現免費下載

  資源簡介：4×4鍵盤掃描的verilog 代碼,在CPLD板上實現

  標簽： verilog CPLD 鍵盤掃描 代碼

  上傳時間： 2015-12-01

  上傳用戶：zhangyigenius

• 本文介紹了在IP網絡上實現IPx通信的方法方案免費下載

  資源簡介：本文介紹了在IP網絡上實現IPx通信的方法方案，是網絡編程較好的資料

  標簽： IPx IP網絡 通信 方案

  上傳時間： 2014-01-08

  上傳用戶：star_in_rain

• 用JAVA在SYMBIAN平臺上實現的讀取外部Tag的UID免費下載

  資源簡介：用JAVA在SYMBIAN平臺上實現的讀取外部Tag的UID

  標簽： SYMBIAN JAVA Tag UID

  上傳時間： 2013-12-19

  上傳用戶：xauthu

• 針對雙基陣提供的有偏方位角量測信息,對雙基陣純方位目標可觀測性的必要條件及其Cramer-Rao下限 進行了理論推導.在此基礎上,采用一種新的輔助變量方法對雙基陣純方位跟蹤性能進行改進,并在可觀測條免費下載

  資源簡介：針對雙基陣提供的有偏方位角量測信息,對雙基陣純方位目標可觀測性的必要條件及其Cramer-Rao下限 進行了理論推導.在此基礎上,采用一種新的輔助變量方法對雙基陣純方位跟蹤性能進行改進,并在可觀測條件下對 目標進行了蒙特卡洛仿真實驗.實驗結果表明,新的輔助...

  標簽： Cramer-Rao 雙基 方位角 變量

  上傳時間： 2016-05-24

  上傳用戶：changeboy

• 在MS-51單片機平臺下開發的一個數字頻率計．免費下載

  資源簡介：在MS-51單片機平臺下開發的一個數字頻率計．

  標簽： MS 51 單片機 數字頻率計

  上傳時間： 2013-12-27

  上傳用戶：2404

• 在EDA平臺上用單片CPLD器件構成該數字系統的設計思想和實現過程。免費下載

  資源簡介：在EDA平臺上用單片CPLD器件構成該數字系統的設計思想和實現過程。

  標簽： CPLD EDA 器件 數字系統

  上傳時間： 2013-12-16

  上傳用戶：jeffery

• 基于FPGA的數字頻率計的設計11利用VHDL 硬件描述語言設計,并在EDA(電子設計自動化) 工具的幫助下,用大規模可編程邏輯器件(FPGA/ CPLD) 實現數字頻率計的設計原理及相關程序免費下載

  資源簡介：基于FPGA的數字頻率計的設計11利用VHDL 硬件描述語言設計,并在EDA(電子設計自動化) 工具的幫助下,用大規模可編程邏輯器件(FPGA/ CPLD) 實現數字頻率計的設計原理及相關程序

  標簽： FPGA CPLD VHDL EDA

  上傳時間： 2013-11-25

  上傳用戶：ruan2570406

• 雙端口RAM的VHDL語言實現。完全在CPLD芯片上測試通過。可以實現對存儲器讀操作的同時對另外一個空間寫操作免費下載

  資源簡介：雙端口RAM的VHDL語言實現。完全在CPLD芯片上測試通過。可以實現對存儲器讀操作的同時對另外一個空間寫操作

  標簽： CPLD VHDL RAM 操作

  上傳時間： 2015-10-15

  上傳用戶：sunjet

• 簡易數字頻率計利用復雜可編程邏輯器件FPGA,VHDL編程將所有功能模塊集成在一塊芯片上。功能模塊包括時基脈沖發生器、計數器、數據鎖存器和顯示電路4部分。設計時先分別設計各功能模塊免費下載

  資源簡介：簡易數字頻率計利用復雜可編程邏輯器件FPGA,VHDL編程將所有功能模塊集成在一塊芯片上。功能模塊包括時基脈沖發生器、計數器、數據鎖存器和顯示電路4部分。設計時先分別設計各功能模塊，并調試得到正確仿真結果，然后將各個功能模塊組合起來。最后作整體仿真、...

  標簽： FPGA VHDL 模塊 分

  上傳時間： 2016-03-20

  上傳用戶：qq521

• 用DSP器件實現Modbus協議與GP觸摸屏通訊免費下載

  資源簡介：·摘要：? 本文提出了在DSP器件上實現Modbus協議,并在此基礎上與GP觸摸屏通訊.這不僅擴展了GP觸摸屏可連接器件的范圍,而且對開發者采用GP觸摸屏作為帶串口的智能設備的上位機和人機界面(HMI)提供了參考.??

  標簽： Modbus DSP 器件 協議

  上傳時間： 2013-06-26

  上傳用戶：Ruzzcoy

• 一個在FPGA芯片上實現UART功能的VHDL源代碼免費下載

  資源簡介：一個在FPGA芯片上實現UART功能的VHDL源代碼，提供了UART的集成

  標簽： FPGA UART VHDL 芯片

  上傳時間： 2015-07-05

  上傳用戶：杜瑩12345

• 利用超高速硬件描述語言(VHDL)在現場可編程邏輯門陣列(FPGA)上編程實現的純數字式等精度頻率計免費下載

  資源簡介：利用超高速硬件描述語言(VHDL)在現場可編程邏輯門陣列(FPGA)上編程實現的純數字式等精度頻率計，不但具有較高的測量精度，而且其測量精度不會隨著被測信號頻率的降低而下降。為了實現對任意信號進行頻率測量，在前端輸入加整形電路即可。

  標簽： VHDL FPGA 超高速 硬件描述語言

  上傳時間： 2013-12-06

  上傳用戶：it男一枚

• 在Pocket PC上實現用GPS模塊讀取信息免費下載

  資源簡介：在Pocket PC上實現用GPS模塊讀取信息

  標簽： Pocket GPS 模塊 讀取

  上傳時間： 2013-12-17

  上傳用戶：franktu

• 在MCS-51上實現交通燈的程序,用動態顯示方式,可調各路口的等候時間免費下載

  資源簡介：在MCS-51上實現交通燈的程序,用動態顯示方式,可調各路口的等候時間

  標簽： MCS 51 交通燈 程序

  上傳時間： 2013-11-27

  上傳用戶：semi1981

• KNN算法用JAVA實現,在WEKA平臺上實現免費下載

  資源簡介：KNN算法用JAVA實現,在WEKA平臺上實現

  標簽： JAVA WEKA KNN 算法

  上傳時間： 2016-05-04

  上傳用戶：cccole0605

• verilog語言在maxII的CPLD芯片上實現ps2功能源代碼免費下載

  資源簡介：verilog語言在maxII的CPLD芯片上實現ps2功能源代碼

  標簽： verilog maxII CPLD ps2

  上傳時間： 2016-07-27

  上傳用戶：極客

• 本文分析了基于NAND閃存的文件系統YAFFS的有關特性。通過在嵌入式Linux上實現YAFFS的實例免費下載

  資源簡介：本文分析了基于NAND閃存的文件系統YAFFS的有關特性。通過在嵌入式Linux上實現YAFFS的實例，介紹了在嵌入式系統中使用NAND閃存的方法。

  標簽： YAFFS Linux NAND 分

  上傳時間： 2013-12-11

  上傳用戶：牧羊人8920

• 在51單片機上實現的完整功能的計算器源代碼(用C寫成)免費下載

  資源簡介：在51單片機上實現的完整功能的計算器源代碼(用C寫成)

  標簽： 51單片機 計算器 源代碼

  上傳時間： 2013-12-19

  上傳用戶：極客

• 在altera FPGA ep3c25器件上實現niosii+sram+flash免費下載

  資源簡介：在altera FPGA ep3c25器件上實現niosii+sram+flash

  標簽： altera niosii flash FPGA

  上傳時間： 2017-06-16

  上傳用戶：xsnjzljj

• 7段數碼管譯碼器,用VHDL在FPGA2000上顯示免費下載

  資源簡介：7段數碼管譯碼器,用VHDL在FPGA2000上顯示

  標簽： VHDL FPGA 2000 數碼管

  上傳時間： 2013-12-11

  上傳用戶：kiklkook

• 用VHDL語言設計基于FPGA器件的高采樣率FIR濾波器,基于VHDL與CPLD器件的FIR數字濾波器的設計免費下載

  資源簡介：用VHDL語言設計基于FPGA器件的高采樣率FIR濾波器,基于VHDL與CPLD器件的FIR數字濾波器的設計

  標簽： VHDL FIR FPGA CPLD

  上傳時間： 2017-08-05

  上傳用戶：hwl453472107

• 基于FPGA的數字頻率計的設計11利用VHDL 硬件描述語言設計免費下載

  資源簡介：基于FPGA的數字頻率計的設計11利用VHDL 硬件描述語言設計,并在EDA(電子設計自動化) 工具的幫助下,用大規模可編程邏輯器件(FPGA/ CPLD) 實現數字頻率計的設計原理及相關程序

  標簽： FPGA VHDL 數字頻率計 硬件描述語言

  上傳時間： 2013-08-06

  上傳用戶：taozhihua1314

• 這是在51單片機上實現的完整功能的計算器源代碼免費下載

  資源簡介：這是在51單片機上實現的完整功能的計算器源代碼，用c寫成，有利于幫助我們更好的學習單片機的開發

  標簽： 51單片機 計算器 源代碼

  上傳時間： 2014-01-03

  上傳用戶：CHENKAI