Verilog HDL編寫的CPU模型,很經典,比較通用
標簽: Verilog HDL CPU 編寫
上傳時間: 2013-12-24
上傳用戶:龍飛艇
Verilog HDL編寫的總線功能模型,十分有用,需要的下載
標簽: Verilog HDL 編寫 總線
上傳時間: 2013-12-20
上傳用戶:ls530720646
計數器 同步異步預置數清零 verilog hdl 編寫
標簽: verilog hdl 計數器 編寫
上傳時間: 2013-12-18
上傳用戶:鳳臨西北
Verilog HDL實現的I2C Slave模擬
標簽: Verilog Slave HDL I2C
上傳時間: 2014-11-17
上傳用戶:ztj182002
pli_handbook_examples_pc verilog hdl 與C的接口的典型例子
標簽: pli_handbook_examples_pc verilog hdl 接口
上傳時間: 2014-01-17
上傳用戶:change0329
本CD-ROM包括《Verilog-HDL實踐與應用系統設計》一書中的全部例子,這些例子全部通過了驗證。第七章以后的設計實例,不僅有Verilog-HDL的例子,也附了包括VB、VC++等源程序,甚至將DLL的生成方法也詳盡地作了說明。
標簽: Verilog-HDL CD-ROM 實踐 應用系統
上傳時間: 2014-01-19
上傳用戶:lixinxiang
Verilog HDL的PLI子程序接口,用于與用戶C程序在2個方向上傳輸數據,可用xilinx ISE,quartusii或modelsim仿真,
標簽: Verilog HDL PLI 程序接口
上傳時間: 2013-12-09
上傳用戶:kr770906
第一章 數字信號處理、計算、程序、 算法和硬線邏輯的基本概念 第二章 Verilog HDL設計方法概述 第三章 Verilog HDL的基本語法 第四章 不同抽象級別的Verilog HDL模型 第五章 基本運算邏輯和它們的Verilog HDL模型 第六章 運算和數據流動控制邏輯
標簽: Verilog HDL 數字信號處理 基本概念
上傳時間: 2014-01-27
上傳用戶:sclyutian
是一本好書,verilog HDL,a guide to digital design and synthesis
標簽: synthesis verilog digital design
上傳時間: 2015-07-14
上傳用戶:熊少鋒
VERILOG HDL 實際工控項目源碼 開發工具 altera quartus2
標簽: quartus2 VERILOG altera HDL
上傳時間: 2013-12-29
上傳用戶:banyou
蟲蟲下載站版權所有 京ICP備2021023401號-1