Verilog HDL實現的I2C Slave模擬
資源簡介:Verilog HDL實現的I2C Slave模擬
上傳時間: 2014-11-17
上傳用戶:ztj182002
資源簡介:用Verilog HDL實現的曼徹斯特編碼器和解碼器。
上傳時間: 2013-12-23
上傳用戶:lifangyuan12
資源簡介:用Verilog HDL實現的1553B航空電子總線接口。
上傳時間: 2016-05-19
上傳用戶:許小華
資源簡介:用Verilog HDL實現的VGA顯示彩條信號,其中包括VGA時序、豎彩條、橫彩條、棋盤格
上傳時間: 2016-06-29
上傳用戶:yangbo69
資源簡介:用Verilog HDL實現的任意 頻率分頻器源代碼,是一個通用的程序
上傳時間: 2014-01-07
上傳用戶:alan-ee
資源簡介:Verilog HDL 編寫的CY7C68013 Slave FIFO接口程序,實際測試可用。可以直接跟上位機連接,傳輸數據。
上傳時間: 2016-10-13
上傳用戶:ljmwh2000
資源簡介:在一個32單元CPLD中實現的I2C Slave device
上傳時間: 2013-12-20
上傳用戶:曹云鵬
資源簡介:用Verilog HDL實現I2C Master Controller 的設計,包括主程序設計和測試程序設計
上傳時間: 2014-01-04
上傳用戶:tonyshao
資源簡介:基于FPGA的I2C總線模擬,采用Verilog HDL語言編寫。
上傳時間: 2013-09-03
上傳用戶:rologne
資源簡介:用Verilog HDL實現I2C總線功能
上傳時間: 2013-11-07
上傳用戶:源弋弋
資源簡介:用Verilog HDL實現I2C總線功能
上傳時間: 2013-11-05
上傳用戶:sssl
資源簡介:用Verilog HDL實現曼徹斯特編碼的源碼
上傳時間: 2013-12-29
上傳用戶:lhc9102
資源簡介:用Verilog HDL實現I2C總線功能,對I2C總線有很大幫助
上傳時間: 2013-12-28
上傳用戶:ouyangtongze
資源簡介:用Verilog HDL實現I2C總線功能,對I2C總線有很大幫助
上傳時間: 2013-12-31
上傳用戶:zhouchang199
資源簡介:完整的I2C Slave model以及spec詳附在內,適合想利用Verilog開發此類傳輸的人參考
上傳時間: 2015-06-10
上傳用戶:s363994250
資源簡介:基于FPGA的I2C總線模擬,采用Verilog HDL語言編寫。
上傳時間: 2013-12-17
上傳用戶:亞亞娟娟123
資源簡介:硬件描述語言,Verilog HDL,實現了解碼器的設計
上傳時間: 2013-12-22
上傳用戶:sclyutian
資源簡介:原創Verilog HDL 實現CACHE的操作,有需要請下載
上傳時間: 2015-09-20
上傳用戶:181992417
資源簡介:aes算法的Verilog HDL實現,供給大家作為參考 。
上傳時間: 2013-12-18
上傳用戶:gundan
資源簡介:基于FPGA的I2C總線模擬,采用Verilog HDL語言編寫。- Based on the FPGA I2C main line simulation, uses Verilog the HDL language compilation.
上傳時間: 2013-12-13
上傳用戶:PresidentHuang
資源簡介:這是關于2分頻的vHDL實現和Verilog HDL實現,都已經仿真驗證了其正確性,大家可以對比參考。
上傳時間: 2014-10-27
上傳用戶:lwwhust
資源簡介:Verilog HDL編寫的四位數碼管動態顯示程序,外圍電路用CPLD來實現
上傳時間: 2016-06-12
上傳用戶:米卡
資源簡介:用VHADL和Verilog HDL實現帶進位的8位加減法器。
上傳時間: 2016-07-12
上傳用戶:bruce
資源簡介:這個文件中使用Verilog HDL簡單的利用基本運算實現了微型的cpu設計開發過程
上傳時間: 2016-08-24
上傳用戶:hgy9473
資源簡介:用Verilog HDL實現狀態機的設計
上傳時間: 2014-01-22
上傳用戶:netwolf
資源簡介:PIC上實現的I2C通訊源程序,使用IO口模擬I2C總線時序來實現的。
上傳時間: 2015-03-19
上傳用戶:ynwbosss
資源簡介:這是一個Verilog HDL編寫的RISC cpu的程序,該程序共10個子程序,實現了簡單的RISC cpu,可供初學者參考,學習硬件描述語言,及設計方法。該程序通過了modelsim仿真驗證。
上傳時間: 2015-03-26
上傳用戶:qiao8960
資源簡介:用Verilog HDL編寫的0832源程序,實現對0832實現D/A轉換。也可方便地轉換為vHDL源程序。
上傳時間: 2013-11-25
上傳用戶:qiao8960
資源簡介:這是一個Verilog HDL 語言的例子,在CPLD器件EPM240上實現了 RS232協議、按鍵處理、LED數碼管顯示和每秒加1數碼顯示。使用quartus ii 7.0 以上打開.
上傳時間: 2017-03-06
上傳用戶:lizhen9880
資源簡介:用Verilog HDL編寫的秒表設計,可以實現百分之一秒,十分之一秒,秒,十秒等功能。
上傳時間: 2017-07-09
上傳用戶:離殤