Lattice公司的A Verilog HDL Test Bench Primer應用手冊
標簽: Lattice Verilog Primer Bench
上傳時間: 2015-04-25
上傳用戶:宋桃子
硬件uart源程序verilog HDL,即相關文檔
標簽: verilog uart HDL 硬件
上傳用戶:pompey
Verilog HDL 程序 雙路脈沖發(fā)生器的代碼 包含了鍵盤控制,LED顯示,脈沖發(fā)生,脈沖頻率測量模塊 是我自己寫得,希望能對你有幫助,有問題可以mail:shaojunwu1@163.com
標簽: Verilog HDL 程序 代碼
上傳時間: 2015-04-26
上傳用戶:wpt
這個程序列使用一些小技巧來讀取一個手寫板的數(shù)據。這個手寫板是從市面上買回來的﹐沒有修改任何硬體﹐只須接上主機﹐啟動程式﹐用手寫板書寫﹐這個程序就會顯示從手寫板上輸出的數(shù)據
標簽: 程序 修改 程式
上傳用戶:cjf0304
用cpld實現(xiàn)曼徹斯特編碼 用verilog HDL進行曼徹斯特編碼,用于通信中
標簽: verilog cpld HDL 曼徹斯特編碼
上傳時間: 2015-05-02
上傳用戶:chenbhdt
異步FIFO控制器的設計 主要用于異步先進先出控制器的設計。 所用語言Verilog HDL.
標簽: Verilog FIFO HDL 控制器
上傳時間: 2014-11-05
上傳用戶:bjgaofei
D觸發(fā)器的設計 主要用在時序電路中。 所用語言為Verilog HDL.
標簽: Verilog HDL D觸發(fā)器 時序電路
上傳時間: 2014-06-23
上傳用戶:ywqaxiwang
用一位全加器組成四位全加器. 所用語言是Verilog HDL. 主要用在加法器的設計中。
標簽: Verilog HDL 全加器 語言
上傳用戶:zukfu
指令譯碼電路的設計。 主要用在數(shù)字電路的設計中。 所用語言為Verilog HDL.
標簽: Verilog HDL 指令 譯碼電路
上傳用戶:h886166
11,13,16位超前進位加法器的Verilog HDL源代碼。
標簽: Verilog HDL 11 13
上傳時間: 2013-12-28
上傳用戶:ouyangtongze
蟲蟲下載站版權所有 京ICP備2021023401號-1