<strike id="0oqss"></strike>
基于單片機和FPGA的程控型邏輯分析儀設計與實現
標簽： FPGA 單片機 程控 邏輯分析儀
上傳時間： 2013-11-01
上傳用戶：磊子226
以Altera公司的Quartus Ⅱ 7.2作為開發工具，研究了基于FPGA的DDS IP核設計，并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測試結果。將設計的DDS IP核封裝成為SOPC Builder自定義的組件，結合32位嵌入式CPU軟核Nios II，構成可編程片上系統（SOPC），利用極少的硬件資源實現了可重構信號源。該系統基本功能都在FPGA芯片內完成，利用 SOPC技術，在一片 FPGA 芯片上實現了整個信號源的硬件開發平臺，達到既簡化電路設計、又提高系統穩定性和可靠性的目的。
標簽： FPGA DDS IP核 設計方案
上傳時間： 2013-11-06
上傳用戶：songkun
用VerilogHDL實現基于FPGA的通用分頻器的設計
標簽： VerilogHDL FPGA 分頻器
上傳時間： 2013-10-28
上傳用戶：xiaoxiang
基于FPGA的小數分頻實現方法
標簽： FPGA 小數分頻 實現方法
上傳時間： 2013-10-11
上傳用戶：jiangxiansheng
Alter FPGA的設計流程以及DSP設計.
標簽： Alter FPGA DSP 設計流程
上傳時間： 2013-11-13
上傳用戶：caixiaoxu26
賽靈思采用專為 FPGA 定制的芯片制造工藝和創新型統一架構，讓 7 系列 FPGA 的功耗較前一代器件降低一半以上。
標簽： FPGA 賽靈思 功耗 減
上傳時間： 2013-11-18
上傳用戶：liaofamous
WP374 Xilinx FPGA的部分重配置
標簽： Xilinx FPGA 374 WP
上傳時間： 2013-11-11
上傳用戶：zhaoke2005
首先得掌握FPGA的芯片結構
標簽： FPGA 基本結構
上傳時間： 2013-12-29
上傳用戶：yph853211
提出了一種基于FPGA的時鐘跟蹤環路的設計方案,該方案簡化了時鐘跟蹤環路的結構,降低了時鐘調整電路的復雜度。實際電路測試結果表明,該方案能夠使接收機時鐘快速準確地跟蹤發射機時鐘的變化,且時鐘抖動小、穩準度高、工作穩定可靠。
標簽： FPGA 時鐘 跟蹤環路
上傳時間： 2014-12-28
上傳用戶：498732662
在基于ASIC或FPGA的設計中，設計人員必須認真考慮某些性能標準，他們面臨的挑戰主要體現在面積、速度和功耗方面。 與ASIC一樣，供應商在FPGA設計中也需要應對面積和速度的挑戰。隨著門數不斷增加，FPGA需要更大的面積和尺寸來適應更多的應用，設計工具需要采用更好的算法以便更有效地利用面積。不斷演進的FPGA技術也給設計人員帶來一系列新的挑戰，電源利用率就是其中之一，這對于為手持或便攜式設備設計基于FPGA的嵌入式系統來說是急需解決的問題。
標簽： FPGA MPU 手持設備 功耗
上傳時間： 2013-11-14
上傳用戶：wkchong
蟲蟲下載站版權所有 京ICP備2021023401號-1
