簡述了SPI總線協議工作時序和配置要求,通過一個成功的實例詳細介紹了使用SPI 總線實現DSP與MCU之間的高速通信方法,并參考實例給出了SPI接口的硬件連接、初始化、 以及傳輸測試程序的編寫方法。 關鍵詞:SPI接口;McBSP;總線;高速通信
上傳時間: 2013-04-24
上傳用戶:jhksyghr
華為硬件工程師手冊 華為技術公司內部資料 做硬件的同志學習一下
上傳時間: 2013-07-26
上傳用戶:neu_liyan
USB(UniversalSerialBus,通用串行總線)是當今消費電子產品和儀器設備中應用最廣的接口協議之一,然而目前國內的USB芯片只有極少數幾款,產品研究善處于起步階段,絕大部分產品主要由國外的IC設計芯片廠商如Cypress、NEC等一些國際著名公司提供。因而,如果能夠自主開發設計USB芯片以替代國外同類產品,將會有很好的市場前景和利潤空間。 本論文課題是針對基于FPGA(FieldProgrammableGateArray,現場可編程門陣列器件)的數字電子產品應用設計一種實際可復用的USB接口引擎軟核。該軟核主要是用于處理USB標準協議包的通信處理,通過外接MCU(MultipointControlUnit,微控制器)就可以實現完整的USB接口通訊功能。它的功能相當于一些USB引擎的專用芯片如:Philips的PDIUSBD12等,其優點是結構簡單、靈活性高、復用設計方便。 功能仿真和綜合測試結果顯示本論文所設計的接口引擎軟核符合設計要求,并且軟核的性能和市場上同類產品基本一致。本論文的創新之處在于:1、從可配置性角度出發設計了低速、全速、高速三種可選模式;2、支持最多31個可配置端點;3、采用了可綜合、可移植的RTL(RegisterTransferLevel,寄存器傳輸級)代碼設計規則,同時也開發了可綜合的驗證測試代碼;4、完全由硬件實現USB通信功能。
上傳時間: 2013-07-18
上傳用戶:JasonC
隨著微電子技術的高速發展,實時圖像處理在多媒體、圖像通信等領域有著越來越廣泛的應用。FPGA就是硬件處理實時圖像數據的理想選擇,基于FPGA的圖像處理專用芯片的研究將成為信息產業的新熱點。 本文以FPGA為平臺,使用VHDL硬件描述語言設計并實現了中值濾波、順序濾波、數學形態學、卷積運算和高斯濾波等圖像處理算法。在設計過程中,通過改進算法和優化結構,在合理地利用硬件資源的條件下,有效地挖掘出算法內在的并行性,采用流水線結構優化算法,提高了頂層濾波模塊的處理速度。在中值濾波器的硬件設計中,本文提出了一種快速中值濾波算法,該算法大大節省了硬件資源,處理速度也很快。在數學形態學算法的硬件實現中,本文提出的最大值濾波和最小值濾波算法大大減少了硬件資源的占用率,適應了流水線設計的要求,提高了圖像處理速度。 整個設計及各個模塊都在Altera公司的開發環境QuartusⅡ以及第三方仿真軟件Modelsim上進行了邏輯綜合以及仿真。綜合和仿真的結果表明,使用FPGA硬件處理圖像數據不僅能夠獲得很好的處理效果,達到較高的工作頻率,處理速度也遠遠高于軟件法處理圖像,可滿足實時圖像處理的要求。 本課題為圖像處理專用FPGA芯片的設計做了有益的探索性嘗試,對今后完成以FPGA圖像處理芯片為核心的實時圖像處理系統的設計有著積極的意義。
上傳時間: 2013-06-08
上傳用戶:shuiyuehen1987
在團簇與激光相互作用的研究中和在團簇與加速器離子束的碰撞研究中,需要對加速器束流或者激光束進行脈沖化與時序同步,同時用于測量作用產物的探測系統如飛行時間譜儀(TOF)等要求各加速電場的控制具有一定的時序匹配。在整個實驗中,需要用到符合要求的多路脈沖時序信號控制器,而且要求各脈沖序列的周期、占空比、重復頻率等方便可調。為此,本論文基于FPGA設計完成了一款多路脈沖時序控制電路。 本文基于Altera公司的Cyclone系列FPGA芯片EPlC3T100C8,設計出了一款可以同時輸出8路脈沖序列、各脈沖序列之間具有可調高精度延遲、可調脈沖寬度及占空比等。論文討論了FPGA芯片結構及開發流程,著重討論了較高頻率脈沖電路的可編程實現方法,以及如何利用VHDL語言實現硬件電路軟件化設計的技巧與方法,給出了整個系統設計的原理與實現。討論了高精密電源的PWM技術原理及實現,并由此設計了FPGA所需電源系統。給出了配置電路設計、數據通信及接口電路的實現。開發了上層控制軟件來控制各路脈沖時序及屬性。 該電路工作頻率200MHz,輸出脈沖最小寬度可達到10ns,最大寬度可達到us甚至ms量級。可以同時提供l路同步脈沖和7路脈沖,并且7路脈沖相對于同步脈沖的延遲時間可調,調節步長為5ns。
上傳時間: 2013-06-15
上傳用戶:ZJX5201314
經典 的 硬件 工程師 培訓資料
上傳時間: 2013-07-18
上傳用戶:372825274
隨著FPGA(FieldProgrammableGateArray)器件的應用越來越廣泛且重要,FPGA的測試技術也得到了廣泛重視和研究。基于FPGA可編程的特性,應用獨立的測試(工廠測試)需要設計數個測試編程和測試向量來完成FPGA的測試,確保芯片在任何用戶可能的編程下都可靠工作。 本論文正是針對上述問題,以XilinxXC4000E系列FPGA為主要的研究對象,在詳細研究FPGA內部結構的基礎上,基于“分治法”的基本思路對FPGA的測試理論和方法做了探索性研究。 研究完成了對可編程邏輯模塊(ConfigrableLogicBlock)及其子模塊的測試。主要基于“分治法”對CLB及其子模塊進位邏輯(CLM)、查找表(LUT)的RAM工作模式等進行了測試劃分,分別實現了以“一維陣列”為基礎的測試配置和測試向量,以較少了測試編程次數完成了所有CLB資源的測試。 研究完成了對互連資源(ConfigrableInterconnectResource)的測試。基于普通數據總線的測試方法,針對互連資源主要由線段和NMOS開關管組成的特點及其自身的故障模型,通過手工連線實現測試配置,僅通過4次編程就實現了對其完全測試。 在測試理論研究的基礎上,我們開發了能對FPGA器件進行實際測試的測試平臺。基于硬件仿真器的測試平臺通過高速光纖連接工作站上的EDA仿真軟件,把軟件語言描述的測試波形通過硬件仿真器轉化為真實測試激勵,測試響應再讀回到仿真軟件進行觀察,能夠靈活、快速的完成FPGA器件的配置和測試。該平臺在國內首次實現了軟硬件協同在線測試FPGA。在該平臺支持下,我們成功完成了對各軍、民用型號FPGA的測試任務。 本研究成果為國內自主研發FPGA器件提供了有力保障,具有重大科研與實踐價值,成功解決了國外公司在FPGA測試技術上的壟斷問題,幫助國產FPGA器件實現完全國產化。
上傳時間: 2013-05-17
上傳用戶:wangyi39
現代雷達系統廣泛采用脈沖壓縮技術,用以解決作用距離與分辨能力之間的矛盾。脈沖壓縮是指雷達通過發射寬脈沖,保證足夠的最大作用距離,而接收時,采用相應的脈沖壓縮法獲得窄脈沖以提高距離分辨率的過程。同時,數字信號處理技術的迅猛發展和廣泛應用,為雷達脈沖壓縮處理的數字化實現提供了可能。 本文主要研究雷達多波形頻域數字脈沖壓縮系統的硬件系統實現。在匹配濾波理論的指導下,成功研制了基于FPGAEP1K100QC208-1和4片高性能ADSP21160M的多波形頻域數字脈沖壓縮系統。該系統可處理時寬在42μs以內、帶寬在5MHz以下的線性調頻信號(LFM),非線性調頻信號(NLFM)和Taylor四相碼信號,且技術指標完全滿足實用系統的設計要求。 本文完成的主要工作和創新之處有:(1)基于雙通道模數轉換器AD10242設計高精度數據采集電路,為整個脈壓系統的工作提供必要的條件。完成了前端模擬信號輸入電路的優化和差分輸入時鐘的產生,以實現高精度采樣。 (2)根據協議和脈壓系統的工作要求,以基于FPGAEP1K100QC208完成系統控制,使整個脈壓系統正確穩定地工作。同時以該FPGA生成雙口RAM,實現數據暫存,以匹配采樣速率和脈壓系統頻率。 (3)設計基于4片高性能ADSP21160M的緊耦合并行處理系統,以完成多波形頻域數字脈沖壓縮的全部運算工作。4片DSP共享外部總線,且各DSP以鏈路口互連,進行數據通信。各DSP還使用一個鏈路口連接到接口板DSP,將脈壓結果送出。 (4)以一片ADSP21160M和一片EP1K100QC208為核心,設計輸出板電路,完成數據對齊、求模和數據向下一級的輸出,并產生模擬輸出。 (5)調試并改進處理板和輸出板。
上傳時間: 2013-06-11
上傳用戶:qq277541717
隨著ASIC設計規模的增長,功能驗證已成為整個開發周期的瓶頸。傳統的基于軟件模擬和硬件仿真的邏輯驗證方法已難以滿足應用的要求,基于FPGA組的原型驗證方法能有效縮短系統的開發周期,可提供更快更全面的驗證。由于FPGA芯片容量的增加跟不上ASIC設計規模的增長,單芯片已無法容納整個設計,所以常常需要對設計進行邏輯分割,將子邏輯塊映射到FPGA陣列中。 本文對邏輯驗證系統的可配置互連結構和ASIC邏輯分割算法進行了深入的研究,提出了FPGA陣列的非對稱可配置互連結構。與現有的對稱互連結構相比,該結構能提供更多的互連通道,可實現對I/O數量、電平類型和互連路徑的靈活配置。 本文對邏輯分割算法進行了較深入的研究。針對現有的兩類分割算法存在的不足,提出并實現了基于設計模塊的邏輯分割算法,該算法有三個重要特征:1)基于設計代碼;2)以模塊作為邏輯分割的最小單位;3)使用模塊資源信息指導邏輯分割過程,避免了設計分割過程的盲目性,簡化了邏輯分割過程。 本文還對并行邏輯分割方法進行了研究,提出了兩種基于不同任務分配策略的并行分割算法,并對其進行了模擬和性能分析;驗證了采用并行方案對ASIC邏輯進行分割和映射的可行性。 最后基于改進的芯片互連結構,使用原型系統驗證方法對某一大規模ASIC設計進行了邏輯分割和功能驗證。實驗結果表明,使用改進后的FPGA陣列互連結構可以更方便和快捷地實現ASIC設計的分割和驗證,不但能顯著提高芯片間互連路徑的利用率,而且能給邏輯分割乃至整個驗證過程提供更好的支持,滿足現在和將來大規模ASIC邏輯驗證的需求。
上傳時間: 2013-06-12
上傳用戶:極客
隨著國民經濟的飛速發展,傳統的電機已無法滿足當前工程的要求,其作用也由過去簡單的起停控制、提供動力上升到要求對其速度、位置、轉矩等進行精確的控制,并能實現快速加速、減速、反轉以及準確停止等,使被驅動的機械運動符合于集的要求。在集成電路、現代電子技術及控制理論飛速發展的今天,電機控制技術也得到了飛快的發展,電機控制器也由模擬分立元件構成的電路向數模混合、全數字方向發展。本論文主要研究了FPGA芯片在電機控制器中的應用。 論文首先對無刷直流電機系統進行了綜合性論述。對系統的組成、及系統中主要部分:如位置傳感器、逆變器和功率器件、供電直流電源進行了較詳細的說明;并且提出了與本研究相關的控制機理和實施方案。 其次,論文對FPGA芯片的特點及配置電路、以及以FPGA-FLEX10K10為核心的控制器電路的組成進行了較詳細的論述;同時對超高速集成電路硬件描述語言(VHDL)的特點和應用進行了研究;并提出了應用FPGA芯片對電機速度進行控制的系統構成及工作原理。 論文還對FPGA芯片與DSP芯片共同完成電機控制的方案進行了論述,利用ALTERA公司的FPGA芯片完成了電機控制器的設計、制造和調試,并在此基礎上分析研究了利用此控制器對無刷直流電機進行調速控制的方法;兩種控制器共同工作,組合方便、功能強大,適合在高精度、高效、寬變速控制的應用場合下,可對電機實現精度更高、策略更復雜的控制。 論文最后還對在具體產品中的應用效果及行了簡單分析。
上傳時間: 2013-08-04
上傳用戶:小鵬