亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

硬件配置

  • 基于FPGA的可調(diào)參數(shù)FIR濾波系統(tǒng).rar

    現(xiàn)代電子系統(tǒng)中,F(xiàn)IR數(shù)字濾波器作為數(shù)字信號處理技術(shù)的重要組成部分,以其良好的線性特性在許多領(lǐng)域內(nèi)被廣泛的應用。在工程實踐中,往往要求信號處理具有實時性和靈活性,而已有的一些軟件和硬件實現(xiàn)方式則難以同時達到這兩方面的要求。 隨著可編程邏輯器件和EDA技術(shù)的發(fā)展,越來越多的人開始應用FPGA實現(xiàn)FIR濾波器,既保證了信號處理的實時性,又可兼顧靈活性的要求。但是普遍存在的問題是不能根據(jù)被濾波信號特點動態(tài)調(diào)整濾波器的濾波系數(shù),只能完成單一特性的濾波工作。 本文將FPGA的快速性和計算機的靈活性通過USB2.0總線有機地結(jié)合起來,設計了一個基于FPGA的可調(diào)參數(shù)FIR濾波系統(tǒng)。此系統(tǒng)由計算機根據(jù)各種濾波器指標計算出濾波參數(shù),通過USB2.0對FPGA芯片內(nèi)部的FIR多階濾波器進行參數(shù)配置,實現(xiàn)數(shù)字濾波器參數(shù)可調(diào);配置后的FPGA濾波單元完成對A/D采集的信號進行濾波運算,濾波后的數(shù)據(jù)經(jīng)過緩存后通過USB2.0總線傳輸至計算機進行顯示、分析和儲存等進一步處理。在系統(tǒng)中采用有限狀態(tài)機對FPGA參數(shù)配置模式和濾波模式進行切換,保證了系統(tǒng)的有序運行。 本文通過性能測試和應用實例對系統(tǒng)進行驗證。實驗證明:該基于FPGA的可調(diào)參數(shù)FIR濾波系統(tǒng)參數(shù)配置方便,可以根據(jù)實際需要動態(tài)調(diào)整濾波參數(shù),并且濾波效果良好,可有效濾除噪聲信號。

    標簽: FPGA FIR 參數(shù)

    上傳時間: 2013-07-26

    上傳用戶:KSLYZ

  • 基于DSP和FPGA導航計算機硬件電路研究與設計.rar

    為適應組合導航計算機系統(tǒng)的微型化、高性能度的要求,拓寬導航計算機的應用領(lǐng)域,本文設計出一種基于浮點型DSP(TMS320C6713)和可編程邏輯陣列器件(FPGA: EP1C12N240C8)協(xié)同合作的導航計算機系統(tǒng)。 論文在闡述了組合導航計算機的特點和應用要求后,提出基于DSP和FPGA的組合導航計算機系統(tǒng)方案。該方案以DSP為導航解算處理器,由FPGA完成IMU信號的采集和緩存以及系統(tǒng)控制信號的整合;DSP通過EMIF接口實現(xiàn)和FPGA通信。在此基礎上研究了各擴展通信接口、系統(tǒng)硬件原理圖和PCB的開發(fā),且在FPGA中使用調(diào)用IP核來實現(xiàn)FIR低通濾波數(shù)據(jù)處理機抖激光陀螺的機抖振動的影響。其次,詳細闡述了利用TI公司的DSP集成開發(fā)環(huán)境和DSP/BIOS準實時操作系統(tǒng)開發(fā)多任務系統(tǒng)軟件的具體方案。本文引入DSP/BIOS實時操作系統(tǒng)提供的多任務機制,將采集處理按照功能劃分四個相對獨立的任務,這些任務在DSP/BIOS的調(diào)度下,按照用戶指定的優(yōu)先級運行,大大提高系統(tǒng)的工作效率。最后給了DSP芯片Bootloader的制作方法。 導航計算機系統(tǒng)研制開發(fā)是軟、硬件研究緊密結(jié)合的過程。在微型導航計算機系統(tǒng)方案建立的基礎上,本文首先討論了系統(tǒng)硬件整體設計和軟件開發(fā)流程;其次針對導航計算機系統(tǒng)各個功能模塊以及多項關(guān)鍵技術(shù)進行了設計與開發(fā)工作,涉及系統(tǒng)數(shù)據(jù)通信模塊、模擬信號采集模塊和數(shù)據(jù)存儲模塊;最后,對導航計算機系統(tǒng)進行了聯(lián)合調(diào)試工作,并對各個模塊進行了詳細的功能測試與驗證,完成了微型導航計算機系統(tǒng)的制作。 以DSP/FPGA作為導航計算機硬件平臺的捷聯(lián)式慣性導航實時數(shù)據(jù)系統(tǒng)能夠滿足系統(tǒng)所要求的高精度、實時性、穩(wěn)定性要求,適應了其高性能、低成本、低功耗的發(fā)展方向。

    標簽: FPGA DSP 導航計算機

    上傳時間: 2013-04-24

    上傳用戶:lishuoshi1996

  • 基于FPGA的H264編碼器的硬件的實現(xiàn).rar

    對于H.264視頻編碼系統(tǒng),雖然單純用軟件也可以實現(xiàn)整個編碼過程,但是由于整個編碼系統(tǒng)的算法復雜度很高,里面又有大量的數(shù)學運算,使得軟件的計算能力差、速度慢,容易造成總線擁擠,所以單純地依靠軟件無法實現(xiàn)視頻編碼的要求。為了縮短整個編碼的時間,提高編碼系統(tǒng)的工作效率,有必要將軟件中耗費時間和資源較多的模塊用硬件來實現(xiàn)。本文正是基于上述的想法,通過使用FPGA豐富的內(nèi)部資源來實現(xiàn)H.264的編碼。本系統(tǒng)流程是首先使用視頻解碼芯片SAA7113將從攝像頭傳輸過來的PAL制式數(shù)據(jù)轉(zhuǎn)換為ITU656格式的數(shù)字視頻數(shù)據(jù),然后由FPGA讀取并進行預測、變換和編碼,最后將編碼生成的碼流通過USB接口發(fā)送到PC端進行解碼和顯示。

    標簽: FPGA H264 編碼器

    上傳時間: 2013-06-30

    上傳用戶:hehuaiyu

  • 基于FPGA的視頻圖像分析.rar

    對弓網(wǎng)故障的檢測是當今列車檢測的一項重要任務。原始故障視頻圖像具有極大的數(shù)據(jù)量,使實時存儲和傳輸故障視頻圖像極其困難。由于視頻的數(shù)據(jù)量相當大,需要采用先進的視頻編解碼協(xié)議進行處理,進而實現(xiàn)檢測現(xiàn)場的實時監(jiān)控。 @@ H.264/AVC(Advanced Video Coding)作為MPEG-4的第10部分,因其具有超高的壓縮效率、極好的網(wǎng)絡親和性,而被廣泛研究與應用。H.264/AVC采用了先進的算法,主要有整數(shù)變換、1/4像素精度插值、多模式幀間預測、抗塊效應濾波器和熵編碼等。 @@ 本文使用硬件描述語言Verilog,以紅色颶風 II開發(fā)板作為硬件平臺,在開發(fā)工具QUARTUSII 6.0和MODELSIM_SE 6.1B環(huán)境中完成軟核的設計與仿真驗證。以Altera公司的CycloneII FPGA(Field Programmable Gate Array)EP2C35F484C8作為核心芯片,實現(xiàn)視頻圖像采集、存儲、顯示以及實現(xiàn)H.264/AVC部分算法的基本系統(tǒng)。 @@ FPGA以其設計靈活、高速、具有豐富的布線資源等特性,逐漸成為許多系統(tǒng)設計的首選,尤其是與Verilog和VHDL等語言的結(jié)合,大大變革了電子系統(tǒng)的設計方法,加速了系統(tǒng)的設計進程。 @@ 本文首先分析了FPGA的特點、設計流程、verilog語言等,然后對靜態(tài)圖像及視頻圖像的編解碼進行詳細的分析,比如H.264/AVC中的變換、量化、熵編碼等:并以JM10.2為平臺,運用H.264/AVC算法對視頻序列進行大量的實驗,對不同分辨率、量化步長、視頻序列進行編解碼以及對結(jié)果進行分析。接著以紅色颶風II開發(fā)板為平臺,進行視頻圖像的采集存儲、顯示分析,其中詳細分析了SAA7113的配置、CCD信號的A/D轉(zhuǎn)換、I2C總線、視頻的數(shù)字化ITU-R BT.601標準介紹及視頻同步信號的獲取、基于SDRAM的視頻幀存儲、VGA顯示控制設計;最后運用verilog語言實現(xiàn)H.264/AVC部分算法,并進行功能仿真,得到預計的效果。 @@ 本文實現(xiàn)了整個視頻信號的采集存儲、顯示流程,詳細研究了H.264/AVC算法,并運用硬件語言實現(xiàn)了部分算法,對視頻編解碼芯片的設計具有一定的參考價值。 @@關(guān)鍵詞:FPGA;H.264/AVC;視頻;verilog;編解碼

    標簽: FPGA 視頻 圖像分析

    上傳時間: 2013-04-24

    上傳用戶:啦啦啦啦啦啦啦

  • 基于FPGA的SCI串行通信接口的研究與實現(xiàn).rar

    國家863項目“飛行控制計算機系統(tǒng)FC通信卡研制”的任務是研究設計符合CPCI總線標準的FC通信卡。本課題是這個項目的進一步引伸,用于設計SCI串行通信接口,以實現(xiàn)環(huán)上多計算機系統(tǒng)間的高速串行通信。 本文以此項目為背景,對基于FPGA的SCI串行通信接口進行研究與實現(xiàn)。論文先概述SCI協(xié)議,接著對SCI串行通信接口的兩個模塊:SCI節(jié)點模型模塊和CPCI總線接口模塊的功能和實現(xiàn)進行了詳細的論述。 SCI節(jié)模型包含Aurora收發(fā)模塊、中斷進程、旁路FIFO、接受和發(fā)送存儲器、地址解碼、MUX。在SCI節(jié)點模型的實現(xiàn)上,利用FPGA內(nèi)嵌的RocketIO高速串行收發(fā)器實現(xiàn)主機之間的高速串行通信,并利用Aurora IP核實現(xiàn)了Aurora鏈路層協(xié)議;設計一個同步FIFO實現(xiàn)旁路FIFO;利用FPGA上的塊RAM實現(xiàn)發(fā)送和接收存儲器;中斷進程、地址解碼和多路復合分別在控制邏輯中實現(xiàn)。 CPCI總線接口包括PCI核、PCI核的配置模塊以及用戶邏輯三個部分。本課題中,采用FPGA+PCI軟核的方法來實現(xiàn)CPCI總線接口。PCI核作為PCI總線與用戶邏輯之間的橋梁:PCI核的配置模塊負責對PCI核進行配置,得到用戶需要的PCI核;用戶邏輯模塊負責實現(xiàn)整個通信接口具體的內(nèi)部邏輯功能;并引入中斷機制來提高SCI通信接口與主機之間數(shù)據(jù)交換的速率。 設計選用硬件描述語言VerilogHDL和VHDL,在開發(fā)工具Xilinx ISE7.1中完成整個系統(tǒng)的設計、綜合、布局布線,利用Modelsim進行功能及時序仿真,使用DriverWorks為SCI串行通信接口編寫WinXP下的驅(qū)動程序,用VC++6.0編寫相應的測試應用程序。最后,將FPGA設計下載到FC通信卡中運行,并利用ISE內(nèi)嵌的ChipScope Pro虛擬邏輯分析儀對設計進行驗證,運行結(jié)果正常。 文章最后分析傳輸性能上的原因,指出工作中的不足之處和需要進一步完善的地方。

    標簽: FPGA SCI 串行通信接口

    上傳時間: 2013-04-24

    上傳用戶:竺羽翎2222

  • VHDL硬件描述語言.rar

    本書全面的介紹了VHDL硬件描述語言的基本知識和利用VHDL語言進行數(shù)字電路系統(tǒng)設計的方法。

    標簽: VHDL 硬件描述語言

    上傳時間: 2013-07-30

    上傳用戶:long14578

  • 基于DSPFPGA的圖像處理電路板硬件設計.rar

    波前處理機是自適應光學系統(tǒng)中實時信號處理和運算的核心,隨著自適應光學系統(tǒng)得發(fā)展,波前傳感器的采樣頻率越來越高,這就要求波前處理機必須有更強的數(shù)據(jù)處理能力以保證系統(tǒng)的實時性。在整個波前處理機的工作流程中,對CCD傳來的實時圖像數(shù)據(jù)進行實時處理是第一步,也是十分重要的一步。如果不能保證圖像處理的實時性,那么后續(xù)的處理過程都無從談起。因此,研制高性能的圖像處理平臺,對波前處理機性能的提高具有十分重要的意義。 論文介紹了本研究課題的背景以及國內(nèi)外圖像處理技術(shù)的應用和發(fā)展狀況,接著介紹了傳統(tǒng)的專用和通用圖像處理系統(tǒng)的結(jié)構(gòu)、特點和模型,并通過分析DSP芯片以及DSP系統(tǒng)的特點,提出了基于DSP和FPGA芯片的實時圖像處理系統(tǒng)。該系統(tǒng)不同于傳統(tǒng)基于PC機模式的圖像處理系統(tǒng),發(fā)揮了DSP和FPGA兩者的優(yōu)勢,能更好地提高圖像處理系統(tǒng)實時性能,同時也最大可能地降低成本。 論文根據(jù)圖像處理系統(tǒng)的設計目的、應用需求確定了器件的選型。介紹了主要的器件,接著從系統(tǒng)架構(gòu)、邏輯結(jié)構(gòu)、硬件各功能模塊組成等方面詳細介紹了DSP+FPGA圖像處理系統(tǒng)硬件設計,并分析了包括各種參數(shù)指標選擇、連接方式在內(nèi)的具體設計方法以及應該注意的問題。 論文在闡述傳輸線理論的基礎上,在制作PCB電路板的過程中,針對高速電路設計中易出現(xiàn)的問題,詳細分析了高速PCB設計中的信號完整性問題,包括反射、串擾等,說明了高速PCB的信號完整性、電源完整性和電磁兼容性問題及其解決方法,進行了一定的理論和技術(shù)探討和研究。 論文還介紹了基于FPGA的邏輯設計,包括了圖像采集模塊的工作原理、設計方案和SDRAM控制器的設計,介紹了SDRAM的基本操作和工作時序,重點闡述系統(tǒng)中可編程器件內(nèi)部模塊化SDRAM控制器的設計及仿真結(jié)果。 論文最后描述了硬件系統(tǒng)的測試及調(diào)試流程,并給出了部分的調(diào)試結(jié)果。 該系統(tǒng)主要優(yōu)點有:實時性、高速性。硬件設計的執(zhí)行速度,在高速DSP和FPGA中實現(xiàn)信號處理算法程序,保證了系統(tǒng)實時性的實現(xiàn);性價比高。自行研究設計的電路及硬件系統(tǒng)比較好的解決了高速實時圖像處理的需求。

    標簽: DSPFPGA 圖像處理 電路板

    上傳時間: 2013-05-30

    上傳用戶:fxf126@126.com

  • 基于FPGA的通用數(shù)字化音頻處理平臺的研究與實現(xiàn).rar

    目前對數(shù)字化音頻處理的具體實現(xiàn)主要集中在以DSP或?qū)S肁SIC芯片為核心的處理平臺的開發(fā)方面,存在著并行處理性能差,系統(tǒng)升級和在線配置不靈活等缺點。另一方面現(xiàn)有解決方案的設計主要集中于處理器芯片,而對于音頻編解碼芯片的關(guān)注度較低,而且沒有提出過從芯片層到PCB板層的完整設計思路。本文針對上述問題對數(shù)字化音頻處理平臺進行了研究,主要內(nèi)容包括: 1、提出了基于FPGA的通用音頻處理平臺,該方案有別于現(xiàn)有的基于MCU、DSP和其它專用ASIC芯片的方案,論證了基于FPGA的音頻處理系統(tǒng)的結(jié)構(gòu)及設計工作流程,并對嵌入式音頻處理系統(tǒng)專門進行了研究。 2、提出了從芯片層到PCB板層的完整設計思路,并將設計思路得以實現(xiàn)。完成了FPGA的設計及實現(xiàn)過程,包括:系統(tǒng)整體分析,設計流程分析,配置模塊和數(shù)據(jù)通信模塊的RTL實現(xiàn)等;解決了FPGA與音頻編解碼芯片TLV320AIC23B之間接口不匹配問題;給出配置和數(shù)據(jù)通信模塊的功能方框圖;從多個角度完善PCB板設計,給出了各個系統(tǒng)組成部分的詳細設計方案和硬件電路原理圖,并附有PCB圖。 3、建立了實驗和分析環(huán)境,完成了各項實驗和分析工作,主要包括:PCB板信號完整性分析和優(yōu)化,F(xiàn)PGA系統(tǒng)中各個功能模塊的實驗與分析等。實驗和分析結(jié)果論證了系統(tǒng)設計的合理性和實用性。 本文的研究與實現(xiàn)工作通過實驗和分析得到了驗證。結(jié)果表明,本文提出的由FPGA和音頻編解碼芯片TLV320AIC23B組成的數(shù)字化音頻處理系統(tǒng)完全可以實現(xiàn)音頻信號的數(shù)字化處理,從而可以將FPGA在數(shù)字信號處理領(lǐng)域的優(yōu)點充分發(fā)揮于音頻信號處理領(lǐng)域。

    標簽: FPGA 通用數(shù)字 處理平臺

    上傳時間: 2013-04-24

    上傳用戶:lanwei

  • 基于FPGA的視頻圖像處理系統(tǒng).rar

    隨著電子技術(shù)和計算機技術(shù)的飛速發(fā)展,視頻圖像處理技術(shù)近年來得到極大的重視和長足的發(fā)展,其應用范圍主要包括數(shù)字廣播、消費類電子、視頻監(jiān)控、醫(yī)學成像及文檔影像處理等領(lǐng)域。當前視頻圖像處理主要問題是當處理的數(shù)據(jù)量很大時,處理速度慢,執(zhí)行效率低。而且視頻算法的軟件和硬件仿真和驗證的靈活性低。 本論文首先根據(jù)視頻信號的處理過程和典型視頻圖像處理系統(tǒng)的構(gòu)成提出了基于FPGA的視頻圖像處理系統(tǒng)總體框圖;其次選擇視頻轉(zhuǎn)換芯片SAA7113,完成視頻圖像采集模塊的設計,主要分三步完成:1)配置視頻轉(zhuǎn)換芯片的工作模式,完成視頻轉(zhuǎn)化芯片SAA7113的初始化:2)通過分析輸出數(shù)據(jù)流的格式標準,來識別奇偶場信號、場消隱信號和有效行數(shù)據(jù)的開始和結(jié)束信號三種控制信號,并根據(jù)控制信號,用Verilog硬件描述語言編程實現(xiàn)圖像數(shù)據(jù)的采集;3)分析SRAM的讀寫控制時序,采用兩塊SRAM完成圖像數(shù)據(jù)的存儲。然后編寫軟件測試文件,在ISE Simulator仿真環(huán)境進行程序測試與運行,并分析仿真結(jié)果,驗證了數(shù)據(jù)采集和存儲的正確性;最后,對常用視頻圖像算法的MATLAB仿真,選擇適當?shù)乃阕?,采用工具MATLAB、System Generator for DSP和ISE,利用模塊構(gòu)建方式,搭建視頻算法平臺,實現(xiàn)圖像平滑濾波、銳化濾波算法,在Simulink中仿真并自動生成硬件描述語言和網(wǎng)表,對資源的消耗做簡要分析。 本論文的創(chuàng)新點是采用新的開發(fā)環(huán)境System Generator for DSP實現(xiàn)視頻圖像算法。這種開發(fā)視頻圖像算法的方式靈活性強、設計周期短、驗證方便、是視頻圖像處理發(fā)展的必然趨勢。

    標簽: FPGA 視頻圖像 處理系統(tǒng)

    上傳時間: 2013-05-20

    上傳用戶:fudong911

  • 基于FPGA的視頻圖像畫面分割器的設計.rar

    視頻監(jiān)控一直是人們關(guān)注的應用技術(shù)熱點之一,它以其直觀、方便、信息內(nèi)容豐富而被廣泛用于在電視臺、銀行、商場等場合。在視頻圖像監(jiān)控系統(tǒng)中,經(jīng)常需要對多路視頻信號進行實時監(jiān)控,如果每一路視頻信號都占用一個監(jiān)視器屏幕,則會大大增加系統(tǒng)成本。視頻圖像畫面分割器主要功能是完成多路視頻信號合成一路在監(jiān)視器顯示,是視頻監(jiān)控系統(tǒng)的核心部分。 傳統(tǒng)的基于分立數(shù)字邏輯電路甚至DSP芯片設計的畫面分割器的體積較大且成本較高。為此,本文介紹了一種基于FPGA技術(shù)的視頻圖像畫面分割器的設計與實現(xiàn)。 本文對視頻圖像畫面分割技術(shù)進行了分析,完成了基于ITU-RBT.656視頻數(shù)據(jù)格式的畫面分割方法設計;系統(tǒng)采用Xilinx公司的FPGA作為核心控制器,設計了視頻圖像畫面分割器的硬件電路,該電路在FPGA中,將數(shù)字電路集成在一起,電路結(jié)構(gòu)簡潔,具有較好的穩(wěn)定性和靈活性;在硬件電路平臺基礎上,以四路視頻圖像分割為例,完成了I2C總線接口模塊,異步FIFO模塊,有效視頻圖像數(shù)據(jù)提取模塊,圖像存儲控制模塊和圖像合成模塊的設計,首先,由攝像頭采集四路模擬視頻信號,經(jīng)視頻解碼芯片轉(zhuǎn)換為數(shù)字視頻圖像信號后送入異步FIFO緩沖。然后,根據(jù)畫面分割需要進行視頻圖像數(shù)據(jù)抽取,并將抽取的視頻圖像數(shù)據(jù)按照一定的規(guī)則存儲到圖像存儲器。最后,按照數(shù)字視頻圖像的數(shù)據(jù)格式,將四路視頻圖像合成一路編碼輸出,實現(xiàn)了四路視頻圖像分割的功能。從而驗證了電路設計和分割方法的正確性。 本文通過由FPGA實現(xiàn)多路視頻圖像的采集、存儲和合成等邏輯控制功能,I2C總線對兩片視頻解碼器進行動態(tài)配置等方法,實現(xiàn)四路視頻圖像的輪流采集、存儲和圖像的合成,提高了系統(tǒng)集成度,并可根據(jù)系統(tǒng)需要修改設計和進一步擴展功能,同時提高了系統(tǒng)的靈活性。

    標簽: FPGA 視頻圖像 畫面分割器

    上傳時間: 2013-04-24

    上傳用戶:gundan

主站蜘蛛池模板: 舒城县| 涞水县| 呼图壁县| 瓦房店市| 巴彦县| 阿克| 德庆县| 鄂托克前旗| 亳州市| 绵阳市| 大方县| 隆昌县| 米泉市| 旬邑县| 宁强县| 西平县| 彭泽县| 和政县| 吴桥县| 石狮市| 同心县| 怀仁县| 商水县| 沅陵县| 简阳市| 贵阳市| 富蕴县| 榆社县| 壤塘县| 高陵县| 台山市| 双鸭山市| 石门县| 西峡县| 衡阳市| 南京市| 永登县| 丹江口市| 阜康市| 靖江市| 洞头县|