亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

硬件配置

  • 基于CPLD/FPGA的IP核設計

    本文介紹了一個基于CPLD/FPGA的嵌入式IP核設計。論文在闡述可編程邏輯器件及其發展趨勢的基礎上,探討了知識產權復用理念,MCU的復雜化設計以及數字信號傳輸與處理的速度要求。結合國內外對CPLD/FPGA的使用現狀,引出了在CPLD/FPGA上開發嵌入式模塊程序的理念并提出了設計實現方法和設計實例。課題的設計目標為開發一個基于CPLD/FPGA的USBIP模塊,實現開發板與PC機之間的USB通信。設計過程首先進行硬件設計,在FPGA開發板上開發擴展板;其次用ISE開發軟件進行FPGA數字化設計;在軟件開發完成后,將配置生成的比特流文件通過JTAG電纜下載到FPGA開發板上,實現FPGA開發板與PC機之間的通信。 該設計具有很高的實用性,它進一步擴大了可編程芯片的領地,將復雜專有芯片擠向高端和超復雜應用;它使得IP資源復用理念得到更普遍的應用;為基于FPGA的嵌入式系統設計提供了廣闊的思路。

    標簽: CPLD FPGA IP核

    上傳時間: 2013-07-05

    上傳用戶:隱界最新

  • 基于FPGA的Rake接收機的研究

    碼分多址(CDMA)通信方式以其特有的抗干擾性、多址能力和多徑分集能力,而成為第三代移動通信系統的主要技術。其中Rake接收技術是CDMA系統中的一項關鍵技術。隨著通信技術的迅猛發展,Rake接收技術以其有效的抗衰落的能力一直是人們研究的熱點。人們不斷的對傳統的Rake接收機進行改進,獲得性能更佳的Rake接收機。FPGA技術的快速發展,也很大的改變了傳統的數字系統設計的方法。FPGA以其龐大的規模、開發過程投資小、開發周期短、保密性好等優點,為人們對Rake接收機的研究提供了方便。 本文旨在設計一種功耗低、硬件實現相對簡單的Rake接收機結構。首先,本文介紹了Rake接收的相關理論,對Rake技術的抗衰落性能進行了分析,然后,對各種Rake接收機進行了比較,最終提出了一種靈活配置的Rake接收機的改進方案,該方案采用了不同的緩沖器結構,能夠更多的節約硬件資源,整個接收機的功耗更低。最后利用VerilogHDL語言對其中的主要模塊進行編程設計,并在Xilinx公司的集成開發工具ISE6.1中進行仿真,仿真平臺為Spartan-3系列中的XC3S1000芯片。仿真結果表明了所設計模塊的正確性。所設計模塊具有良好的可移植性,能夠被相關的系統調用,本文所做工作有一定的實際意義。

    標簽: FPGA Rake 接收機

    上傳時間: 2013-06-21

    上傳用戶:gaorxchina

  • 基于FPGA的電路板光板測試機硬件設計與樣機研制

      本文提出一種基于PC104嵌入式工業控制計算機與現場可編程門陣列(FPGA)的PCB測試機的硬件控制系統設計方案。方案中設計高效高壓控制電路,實現測試電壓與測試電流的精確數字控制。選用雙高壓電子開關形式代替高壓模擬電子開關,大幅度提高測試電壓。采用多電源方式在低控制電壓下實現對高壓電子開關的控制。設計高速信號處理電路對測試信號進行處理,從硬件上提高系統測試速度。  本設計中選用Altera公司的現場可編程器(FPGA)EP1K50,利用EDA設計工具Synplify、Modelsim、QuartusⅡ以及Verilog硬件描述語言完成了控制系統的硬件設計及調試,解決了由常規電路難以實現的問題。

    標簽: FPGA 電路板 測試機 硬件設計

    上傳時間: 2013-06-04

    上傳用戶:lizhen9880

  • 紅外焦平面陣列非均勻校正算法研究及其FPGA硬件實現

      本文結合中國科技大學大規模集成電路實驗室和中國科學院上海技術物理研究所合作的星載紅外相機項目,為了解決紅外相機上的不同波段的紅外探測元陣列存在的非均勻性問題,對紅外焦平面探測元陣列存在的非均勻性問題展開了深入的分析和研究。 主要研究和分析了兩類算法的基本原理,重點研究和實現了定標校正算法,通過對積分球定標數據進行深入的分析,將探測元分成線性探測元和非線性探測元,對線性探測元采用兩點校正法,對非線性探測元采用多點分段校正算法,在利用FPGA硬件實現非均勻校正時,分析設計了基于乘法運算和加法運算的FPGA實現,在基于乘加器運算的FPGA實現中。設計出了乘法和加法整體運算的乘加器,內部采用流水線wallace樹壓縮結構,大大加快乘法和加法的速度。

    標簽: FPGA 紅外焦平面 校正 算法研究

    上傳時間: 2013-04-24

    上傳用戶:weddps

  • 基于FPGA的逆變器控制芯片研究

    逆變控制器的發展經歷從分立元件的模擬電路到以專用微處理芯片(DSP/MCU)為核心的電路系統,并從數模混合電路過渡到純數字控制的歷程。但是,通用微處理芯片是為一般目的而設計,存在一定局限。為此,近幾年來逆變器專用控制芯片(ASIC)實現技術的研究越來越受到關注,已成為逆變控制器發展的新方向之一。本文利用一個成熟的單相電壓型PWM逆變器控制模型,圍繞逆變器專用控制芯片ASIC的實現技術,依次對專用芯片的系統功能劃分,硬件算法,全系統的硬件設計及優化,流水線操作和并行化,芯片運行穩定性等問題進行了初步研究。首先引述了單相電壓型PWM逆變器連續時間和離散時間的數學模型,以及基于極點配置的單相電壓型PWM逆變器電流內環電壓外環雙閉環控制系統的設計過程,同時給出了仿真結果,仿真表明此系統具有很好的動、靜態性能,并且具有自動限流功能,提高了系統的可靠性。緊接著分析了FPGA器件的特征和結構。在給出本芯片應用目標的基礎上,制定了FPGA目標器件的選擇原則和芯片的技術規格,完成了器件選型及相關的開發環境和工具的選取。然后系統闡述了復雜FPGA設計的設計方法學,詳細介紹了基于FPGA的ASIC設計流程,概要介紹了僅使用QuartusII的開發流程,以及Modelsim、SynplifyPro、QuartusII結合使用的開發流程。在此基礎上,進行了芯片系統功能劃分,針對:DDS標準正弦波發生器,電壓電流雙環控制算法單元,硬件PI算法單元,SPWM產生器,三角波發生器,死區控制器,數據流/控制流模塊等逆變器控制硬件算法/控制單元,研究了它們的硬件算法,完成了模塊化設計。分析了全數字鎖相環的結構和模型,以此為基礎,設計了一種應用于逆變器的,用比例積分方法替代傳統鎖相系統中的環路濾波,用相位累加器實現數控振蕩器(DCO)功能的高精度二階全數字鎖相環(DPLL)。分析了“流水線操作”等設計優化問題,并針對逆變器控制系統中,控制系統算法呈多層結構,且層與層之間還有數據流聯系,其執行順序和數據流的走向較為復雜,不利于直接采用流水線技術進行設計的特點,提出一種全新的“分層多級流水線”設計技術,有效地解決了復雜控制系統的流水線優化設計問題。本文最后對芯片運行穩定性等問題進行了初步研究。指出了設計中的“競爭冒險”和飽受困擾之苦的“亞穩態”問題,分析了產生機理,并給出了常用的解決措施。

    標簽: FPGA 逆變器 控制芯片

    上傳時間: 2013-05-28

    上傳用戶:ice_qi

  • 基于FPGA的有限沖激響應數字濾波器的研究及實現

    數字濾波作為數字信號處理技術的重要組成部分,廣泛應用于諸如信號分離、恢復、整形等多種場合中,本文討論的FIR濾波器因其具有嚴格的線性相位特性而得到廣泛的應用。在工程實踐中,往往要求信號處理具有實時性和靈活性,但目前常用的一些軟件或硬件實現方法則難以同時達到兩方面的要求。 可編程邏輯器件是一種用戶根據需要而自行構造邏輯功能的數字集成電路。本課題研究FIR的FPGA解決方案體現電子系統的微型化和單片化,主要完成的工作如下: (1)以FIR濾波器的基本理論為依據,研究適應工程實際的數字濾波器的設計方法: (2)對分布式算法進行了較為深入的研究。在闡述算法原理的基礎上,分析了利用FPGA特有的查找表結構完成這一運算的方法,從而解決了常系數乘法運算硬件實現的問題; (3)以—FIR低通濾波器為例說明FIR數字濾波器的具體實現方法,采用層次化、模塊化、參數化的設計思想,完成對整個FIR濾波器的功能模塊的劃分,以及各個功能模塊的具體設計; (4)設計參數可調的FIR低通濾波器的硬件電路:以EPFlK50TCl44-l為核心,包括A/D轉換電路、D/A轉換電路以及在系統配置電路等。以話音作為輸入信號,進行了實際濾波效果的測試。 實驗系統的測試結果表明,和傳統的數字濾波器相比較具有更好的實時性、準確性、靈活性和實用性。

    標簽: FPGA 沖激響應 數字濾波器

    上傳時間: 2013-07-13

    上傳用戶:皇族傳媒

  • 指紋識別算法的研究及基于FPGA的硬件實現

    隨著圖像處理和模式識別技術的進步,基于生物特征的識別技術成為蓬勃發展的高技術之一,根據IBG(InternationalBiometricGroup)組織對生物特征市場的統計和預測,該領域的收入的年增長率30-50%,到2008年,全球總收入將達到46.39億美元。而基于指紋特征的識別技術由于其獨特的可靠性,穩定性,方便快捷的特點,恰好符合了市場的需求。目前指紋識別技術是生物識別領域中應用最廣泛的識別技術,也是研究與應用的一個熱點。 SOPC片上可編程系統和嵌入式系統是當前電子設計領域中最熱門的概念。NiosⅡ是Altera公司開發的一種采用流水線技術、單指令流的RISC嵌入式處理器軟核,可以將它嵌入FPGA內部,與用戶自定義邏輯結合構成一個基于FPGA的片上系統。與嵌入式硬核相比較,嵌入式軟核具有更大的靈活性。而FPGA的高速性、恰恰滿足了指紋識別系統對速度的要求。 本文對指紋識別技術中各個環節的算法進行了較為深入的研究,結合NiosⅡ嵌入式處理器的特點,對算法進行了合理的選擇與優化,形成了一套完整的指紋識別算法,并提出了一種基于FPGA的指紋識別系統硬件設計方案。 論文的內容主要包括以下幾個方面: 1、對指紋圖像預處理、后處理和匹配算法進行了改進,提高了算法的性能;設計了一種適用于快速匹配的指紋特征數據結構;提出了一套基于特征點匹配的指紋識別算法。實驗結果表明該算法速度快、誤識率較低、可靠性較高,可以滿足實用的要求。 2、本著增加系統集成度、減小系統體積、提高便攜性、降低功耗和成本,同時提升系統的性能的原則,使用Altera公司提供的外圍設備IP核配合NiosⅡ處理器軟核搭建了一個單片嵌入式系統,然后以內嵌NiosⅡ軟核的FPGA和FPS200指紋采集器為核心芯片,外配片外RAM和Flash存儲器以及小鍵盤和LCD顯示屏等器件,設計了一個便攜式指紋識別系統,提出了一套基于FPGA的硬件設計方案。 3、利用NiosⅡ開發板對硬件設計方案進行了初步的驗證,實現了指紋采集芯片FPS200與FPGA的接口,并進行了算法的移植。 實驗結果表明本文所提出的系統設計方案是可行的。基于FPGA的自動指紋識別系統在速度、功耗、體積、擴展性方面有著獨特的優勢,具有廣闊的發展空間。最后提出了對這一設計繼續改進的思路和下一步研究的內容。

    標簽: FPGA 指紋識別 法的研究 硬件實現

    上傳時間: 2013-06-07

    上傳用戶:kikye

  • 基于FPGA和DSP的紅外圖像預處理算法研究

    隨著微電子技術的發展,可編程邏輯器件取得了迅速的發展,其功能日益強大,FPGA內部可用邏輯資源飛速增長,近來推出的FPGA都針對數字信號處理的特點做了特定設計,集成了存儲器、鎖相環(PLL)、硬件乘法器、DSP模塊等,通過使用各個公司提供的FPGA開發軟件使用硬件描述語言,可以實現特定的信號處理算法,如FFT、FIR等算法,為電子設計工程師提供了新的選擇。實時圖像處理系統采用FPGA+DSP的結構來完成整個復雜的圖像處理算法。將圖像處理算法進行分類,FPGA和DSP份協作發揮各自的長處,對于算法實現簡單、運算量大、實時性高的這類處理過程由大容量高性能的FPGA實現,DSP則用來處理經過預處理后的圖像數據,來運行算法結構復雜,乘加運算多的算法。整個系統主要包括FPGA處理單元、DSP處理單元以及PCI接口通訊三個部分。主要取得的了以下的研究成果:(1)研究了FPGA的工作原理及應用,完成了Stratix芯片的選型。設計了數字圖像處理板的電路原理圖和PCB設計圖。并對電路板進行調試,工作正常。(2)完成了FPGA程序下載電纜的PCB電路設計,并調試成功,應用到FPGA的調試下載配置中,取得了良好的實驗與經濟效果。(3)充分利用FPGA的設計開發軟件與工具,完成了中值濾波、形態學濾波和自適應閾值的FPGA實現,并給出了詳細的實現過程。將算法下載到FPGA芯片,經過試驗調試,達到要求。(4)研究了PCI接口通訊的實現方式,選用PCI9054芯片實現通訊,完成PCI接口電路設計,經過調試,實現了中斷、DMA等方式,滿足了數據傳輸的要求。(5)學習了C6701DSP芯片的工作特性以及內部功能結構,完成了DSP外圍存儲器的擴展、時鐘信號發生以及電源模塊等外圍電路的設計。

    標簽: FPGA DSP 紅外 圖像預處理

    上傳時間: 2013-07-16

    上傳用戶:xiaowei314

  • jm編碼算法描述及配置文件參數解釋

    jm編碼算法描述及配置文件參數解釋,包括h.264算法描述和參數解釋

    標簽: 編碼算法 參數

    上傳時間: 2013-06-06

    上傳用戶:cjf0304

  • 硬件工程師教程

    全面介紹硬件電子工程師所需技能的教程 常用測量儀器的應用

    標簽: 硬件工程師 教程

    上傳時間: 2013-06-27

    上傳用戶:prczsf

主站蜘蛛池模板: 崇仁县| 中牟县| 永顺县| 库车县| 磐安县| 什邡市| 贵定县| 太康县| 慈利县| 南川市| 通江县| 文登市| 新密市| 深州市| 两当县| 界首市| 商都县| 虞城县| 东光县| 镇江市| 凤庆县| 盐亭县| 西昌市| 喀喇| 游戏| 岱山县| 平利县| 象山县| 万年县| 兴安盟| 湘潭市| 安丘市| 金秀| 德阳市| 什邡市| 察雅县| 公主岭市| 喀喇沁旗| 葫芦岛市| 建宁县| 西畴县|