亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

硬件配置

  • 基于FPGA的數字視頻偵察監控系統設計.rar

    數字視頻監控技術無論是在軍事領域還是在民用領域,都有著重要的作用和廣泛的應用市場及前景。迫切的軍用和民用需求,推動著視頻監控技術持續而迅猛的發展。為了提高監控視頻的圖像質量,使設備小型化,以便能滿足各種條件下的適用場合,目前基于FPGA的數字視頻偵察監控系統已成為一種主流的解決方案。 本文設計了一種可以在戰場上使用的數字視頻偵察監控系統。該系統配備了12路攝像頭,當偵察車或者裝甲車在向前進的時候,可以做到對周圍的環境全方位的偵察監控,從而對判斷戰場的情況起到了巨大的作用。 本文首先介紹了數字視頻監控技術的發展與現狀,視頻數據的產生以及接收特性和FPGA技術的基本概念,在此基礎上研究了視頻信號的組成方式、VGA、DVI顯示接口以及顯示器的工作原理,分析了采用FPGA實現整個系統的可能性。接著,在充分考慮了要求達到的標準以后,選用了視頻解碼芯片SAA7111A、視頻編碼芯片ADV7125、DVI發送芯片TFP410、CY7C1061AV33型SRAM以及EP2C35FBGA672型FPGA芯片應用于硬件電路設計。然后設計出電路原理圖以及PCB版圖。最后,根據系統工作要求,本文設計了FPGA系統中的片內邏輯模塊,包括視頻采集緩沖異步FIFO(先進先出)模塊、I2C總線配置模塊、視頻幀存控制模塊、VGA視頻顯示模塊、DVI視頻顯示模塊等。在此基礎上完成了系統軟硬件調試,最終成功的實現了12路攝像頭的切換顯示和對周圍環境的全方位監控,達到了預定的設計目標。

    標簽: FPGA 數字視頻 監控

    上傳時間: 2013-07-30

    上傳用戶:yw14205

  • TCN多功能車輛通信總線的FPGA設計.rar

    隨著列車自動化控制和現場總線技術的發展,基于分布式控制系統的列車通信網絡技術TCN(IEC-61375)在現代高速列車上得到廣泛應用。TCN協議將列車通信網絡分為絞線式列車總線WTB和多功能車輛總線MVB,其中WTB實現對開式列車中的互聯車輛間的數據傳輸和通信,MVB實現車載設備的協同工作和互相交換信息。 本文介紹了國內外列車通信網絡的發展情況和各自優勢,分析了MVB一類設備底層協議。研究利用FPGA實現MVB控制芯片MVBC,用ARM作為微處理器實現MVB一類設備的嵌入式解決方案。其中,在FPGA芯片中主要采用自頂向下的設計方法,RLT硬件描述語言實現MVB控制芯片MVBC一類設備的主要功能,包括幀編碼器、幀解碼器和邏輯接口單元。ARM主要完成了軟件程序的編寫和實時操作系統的移植。在eCos實時操作系統上,完成了驅動和上層應用程序,包括端口初始化、端口配置、幀收發指令和報文分析。 為了驗證設計的正確性,在設計的硬件平臺基礎上,搭建了MVB通信網絡的最小系統,對網絡進行系統功能測試。測試結果表明:設計方案正確,達到了設計的預期要求。

    標簽: FPGA TCN 多功能

    上傳時間: 2013-08-03

    上傳用戶:bruce5996

  • 基于FPGA的高速矩陣運算算法研究.rar

    矩陣運算是描述許多工程問題中不可缺少的數學關系,矩陣運算具有執行效率好、速度快、集成度高等優點,并且隨著動態可配置技術的發展,靈活性也有了很大的提高。因此,尋找矩陣運算的高速實現方法是具有很大的現實意義,能夠為高速運算應用提供技術支持。 為了提高研究成果的實用性與商用性,本文主要針對某種體積小、運算速度和性能要求很高的特殊場合設計并實現基于FPGA的矩陣運算功能。通過系統地研究FPGA功能結構、設計原理、DSP接口、IEEE-754標準,深入學習浮點數及矩陣的基礎運算以及硬件編程語言等內容,根據矩陣運算的特點和原理,討論了硬件設計方面重點對具體核心器件結構、特點以及有關FPGA的設計流程和控制器Verilog HDL硬件編程語言代碼方面內容,確定了基于FPGA浮點運算及矩陣運算單元的Verilog HDL設計方法,在Quartus II平臺上對其仿真、記錄運算結果,并對采集到的數據結果進行了深入分析與總結。 本設計通過幾種矩陣算法利用FPGA和MATLAB分別進行了實現測試,驗證了設計結果的正確性,證明了本設計中矩陣運算速率的實用性與高效性,提高了系統資源利用率和系統可靠性,為今后在工程、軍事、通訊等生產生活各個領域應用打下良好基礎。

    標簽: FPGA 矩陣運算 算法研究

    上傳時間: 2013-07-07

    上傳用戶:xuanjie

  • USB20設備控制器IP核的設計與FPGA驗證.rar

    隨著計算機及其外圍設備的發展,傳統的并行接口和串行接口在靈活性和接口擴展等方面存在的缺陷愈來愈不可回避,并逐漸成為計算機通信的瓶頸。在這種情況下,通用串行總線(Universal Serial Bus,USB)誕生了。USB由于具有傳輸速率高、價格便宜、使用方便、靈活性高、支持熱插拔、接口標準化和易于擴展等優點,目前已經成為計算機外設接口的主流技術,在計算機外圍設備和消費類電子領域正獲得越來越多的應用。 @@ 本文基于USB2.0協議規范,設計了一款支持高速和全速傳輸的USB2.0設備控制器IP核。文中著重介紹了這款設備控制器IP核的設計和FPGA驗證工作,詳細研究并分析了USB2.0規范,根據規范提出了一種USB2.0設備控制器整體構架方案,描述了各個功能子模塊硬件電路的功能及實現。從可重用的角度出發,對設備控制器模塊進行優化設計,增加多個靈活的配置選項,根據不同的應用對硬件進行配置,使其在滿足要求的情況下去除冗余電路,以減少占用面積和功耗,從而使其靈活地應用于各種USB系統。本文還研究了IP核的驗證方法,并對所設計的USB2.0設備控制器建立了功能完備的ModelSim仿真驗證環境,搭建了FPGA硬件驗證平臺,設計了具有AHB接口的設備控制器和帶有8051的設備控制器,并分別在FPGA平臺上進行了功能驗證。 @@ 本文所設計的USB2.0設備控制器IP核可配置性高,使用者可以自由配置所需端點的個數以及每個端點類型等,可以集成于多種USB系統中,適于各類USB設備的開發。本課題所取得的成果為USB2.0設備類的研究和開發積累了經驗,并為后來實驗室某項目測試芯片的USB數據采集提供了參考方案,也為未來USB3.0接口IP核的開發和應用奠定了基礎。 @@關鍵詞USB2.0控制器;IP核;FPGA;驗證

    標簽: FPGA USB 20

    上傳時間: 2013-06-30

    上傳用戶:nanfeicui

  • 基于FPGA的Viterbi譯碼器設計與實現.rar

    卷積碼是廣泛應用于衛星通信、無線通信等多種通信系統的信道編碼方式。Viterbi算法是卷積碼的最大似然譯碼算法,該算法譯碼性能好、速度快,并且硬件實現結構比較簡單,是最佳的卷積碼譯碼算法。隨著可編程邏輯技術的不斷發展,使用FPGA實現Viterbi譯碼器的設計方法逐漸成為主流。不同通信系統所選用的卷積碼不同,因此設計可重配置的Viterbi譯碼器,使其能夠滿足多種通信系統的應用需求,具有很重要的現實意義。 本文設計了基于FPGA的高速Viterbi譯碼器。在對Viterbi譯碼算法深入研究的基礎上,重點研究了Viterbi譯碼器核心組成模塊的電路實現算法。本設計中分支度量計算模塊采用只計算可能的分支度量值的方法,節省了資源;加比選模塊使用全并行結構保證處理速度;幸存路徑管理模塊使用3指針偶算法的流水線結構,大大提高了譯碼速度。在Xilinx ISE8.2i環境下,用VHDL硬件描述語言編寫程序,實現(2,1,7)卷積碼的Viterbi譯碼器。在(2,1,7)卷積碼譯碼器基礎上,擴展了Viterbi譯碼器的通用性,使其能夠對不同的卷積碼譯碼。譯碼器根據不同的工作模式,可以對(2,1,7)、(2,1,9)、(3,1,7)和(3,1,9)四種廣泛運用的卷積碼譯碼,并且可以修改譯碼深度等改變譯碼器性能的參數。 本文用Simulink搭建編譯碼系統的通信鏈路,生成測試Viterbi譯碼器所需的軟判決輸入。使用ModelSim SE6.0對各種模式的譯碼器進行全面仿真驗證,Xilinx ISE8.2i時序分析報告表明譯碼器布局布線后最高譯碼速度可達200MHz。在FPGA和DSP組成的硬件平臺上進一步測試譯碼器,譯碼器運行穩定可靠。最后,使用Simulink產生的數據對本文設計的Viterbi譯碼器的譯碼性能進行了分析,仿真結果表明,在同等條件下,本文設計的Viterbi譯碼器與Simulink中的Viterbi譯碼器模塊的譯碼性能相當。

    標簽: Viterbi FPGA 譯碼器

    上傳時間: 2013-06-24

    上傳用戶:myworkpost

  • FPGA中多標準可編程IO端口的設計.rar

    現場可編程門陣列(FPGA,Field Programmable Gate Array)是可編程邏輯器件的一種,它的出現是隨著微電子技術的發展,設計與制造集成電路的任務已不完全由半導體廠商來獨立承擔。系統設計師們更愿意自己設計專用集成電路(ASIC,Application Specific Integrated Circuit).芯片,而且希望ASIC的設計周期盡可能短,最好是在實驗室里就能設計出合適的ASIC芯片,并且立即投入實際應用之中。現在,FPGA已廣泛地運用于通信領域、消費類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一,它的主要作用是提供封裝引腳到CLB之間的接口,將外部信號引入FPGA內部進行邏輯功能的實現并把結果輸出給外部電路,并且根據需要可以進行配置來支持多種不同的接口標準。FPGA允許使用者通過不同編程來配置實現各種邏輯功能,在IO端口中它可以通過選擇配置方式來兼容不同信號標準的I/O緩沖器電路。總體而言,可選的I/O資源的特性包括:IO標準的選擇、輸出驅動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。 本文是關于FPGA中多標準兼容可編程輸入輸出電路(Input/Output Block)的設計和實現,該課題是成都華微電子系統有限公司FPGA大項目中的一子項,目的為在更新的工藝水平上設計出能夠兼容單端標準的I/O電路模塊;同時針對以前設計的I/O模塊不支持雙端標準的缺點,要求新的電路模塊中擴展出雙端標準的部分。文中以低壓雙端差分標準(LVDS)為代表構建雙端標準收發轉換電路,與單端標準比較,LVDS具有很多優點: (1)LVDS傳輸的信號擺幅小,從而功耗低,一般差分線上電流不超過4mA,負載阻抗為100Ω。這一特征使它適合做并行數據傳輸。 (2)LVDS信號擺幅小,從而使得該結構可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化,單端信號擺幅為400mV,這樣允許輸入共模電壓從0.2V到2.2V范圍內變化,也就是說LVDS允許收發兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝,輔助Xilinx公司FPGA開發軟件ISE,設計完成了可以用于Virtex系列各低端型號FPGA的IOB結構,它有靈活的可配置性和出色的適應能力,能支持大量的I/O標準,其中包括單端標準,也包括雙端標準如LVDS等。它具有適應性的優點、可選的特性和考慮到被文件描述的硬件結構特征,這些特點可以改進和簡化系統級的設計,為最終的產品設計和生產打下基礎。設計中對包括20種IO標準在內的各電器參數按照用戶手冊描述進行仿真驗證,性能參數已達到預期標準。

    標簽: FPGA 標準 可編程

    上傳時間: 2013-05-15

    上傳用戶:shawvi

  • 基于FPGA的3D頭盔顯示設備研究.rar

    圖像顯示器是人類接受外部信息的重要手段之一。而立體顯示則能再現場景的三維信息,提供場景更為全面、詳實的信息,在醫學、軍事、娛樂具有廣泛的應用前景。而現有的3D立體顯示設備價格都比較貴,基于此,本人研究了基于SDRAM存儲器和FPGA處理器的3D頭盔顯示設備并且設計出硬件和軟件系統。該系統圖像效果好,并且價格成本便宜,從而具有更大的實用性。本文完成的主要工作有三點: 1.設計了基于FPGA處理器和SDRAM存儲器的3D頭盔顯示器。該方案有別于現有的基于MCU、DSP和其它處理芯片的方案。本方案能通過線性插值算法把1024×768的分辨率變成800×600的分辨率,并能實現120HZ圖像刷新率,采用SDRAM作為高速存儲器,并且采用乒乓操作,有別于其它的開關左右眼視頻實現立體圖像。在本方案中每時每刻都是左右眼視頻同時輸出,使得使用者感覺不到視頻圖像有任何閃爍,減輕眼睛疲勞。本方案還實現了圖像對比對度調節,液晶前照光調節(調節輸出脈沖的占空比),立體圖像源自動識別,還有人性化的操作界面(OSD)功能。 2.完成了該系統的硬件平臺設計和軟件設計。從便攜性角度考慮,盡量減小PCB板面積,給出了它們詳細的硬件設計電路圖。完成了FPGA系統的設計,包括系統整體分析,各個模塊的實現原理和具體實現的方法。完成了單片機對AD9883的配置設計。 3.完成了本方案的各項測試和調試工作,主要包括:數據采集部分測試、數據存儲部分測試、FPGA器件工作狀態測試、以電腦顯示器作為顯示器的聯機調試和以HX7015A作為顯示器的聯機調試,并且最終調試通過,各項功能都滿足預期設計的要求。實驗和分析結果論證了系統設計的合理性和使用價值。 本文的研究與實現工作通過實驗和分析得到了驗證。結果表明,本文提出的由FPGA和SDRAM組成的3D頭盔顯示系統完全可以實現高質量的立體視覺效果,從而可以將該廉價的3D頭盔顯示系統用于我國現代化建設中所需要的領域。

    標簽: FPGA 顯示設備

    上傳時間: 2013-07-16

    上傳用戶:xiaoxiang

  • 基于FPGA動態重構的故障容錯技術.rar

    可重構計算技術兼具通用處理器(General-Purpose Processor,GPP)和專用集成電路(Application Specific Integr—ated Circuits,ASIC)的特點,既可以提供硬件高速的特性,又具有軟件可以重新配置的特性。而動態部分可重構技術是可重構計算技術的最新進展之一。該技術的要點就是在系統正常工作的情況下,修改部分模塊的功能,而系統其它模塊能夠照常運行,這樣既節約硬件資源,又增強了系統靈活性。 可重構SoC既可以在處理器上進行編程又可以改變FPGA內部的硬件結構,這使得SoC系統既具有處理器善于控制和運算的特點,又具FPGA靈活的重構特點;由于處理器和FPGA硬件是在同一塊硅片上,使得它們之間的通信寬帶大大提高,這種平臺很適合于容錯算法的實現。 本文基于863計劃項目;動態重構計算機的可信實現關鍵技術,重點研究應用于惡劣環境中FPGA自我容錯的體系結構,提出了一套完整的SoC系統的容錯設計方案,并研究其實現技術,設計實現了實現該技術的硬件平臺和軟件算法,并驗證成功。 論文取得了如下的創新性研究成果: 1、設計了實現動態重構技術的硬件平臺,包括高性能的FPGA(內含入式處理器PowcrPC)、PROM、SRAM、FLASH、串口通信等硬件模塊。 2、說明了動態重構技術的設計規范和設計流程,實現動態重構技術。 3、提出了一種基于動態重構實現容錯的方法,不需要外部處理器干預,由嵌入式處理器負責管理整個過程。 4、設計并實現了嵌入式處理器運行時需要的軟件,主要有兩個功能,首先是從CF卡中讀入重構所需的配置文件,并將配置文件寫進FPGA內部的配置存儲器中,改變FPGA內部的功能。其次,是實現容錯技術的算法。

    標簽: FPGA 動態 容錯技術

    上傳時間: 2013-04-24

    上傳用戶:edrtbme

  • 基于FPGA的ICT在線測試儀硬件設計.rar

    焊有元件的印制電路板在線測試是印制電路板生產過程中的一個重要環節,關系著整個電子產品的質量。本文在深入研究國內外印制電路板自動測試技術的基礎上,結合當前先進的電子技術,設計出一套高性能,低價位,小體積,便于攜帶和操作的印制電路板在線測試儀。 本文設計的在線測試儀系統包括控制器電路、信號發生電路、信號采集電路、元件測試電路、USB通信電路和開關矩陣電路等,其中控制器電路是以FPGA可編程控制芯片為核心,負責控制下位機其它所有電路的正常工作,并實現與上位機間的通信。 針對模擬元件的測試,本文首先探討了對印制電路板上模擬元件測試時的隔離原理,繼而詳細闡述了電阻、電容(電感)、二極管、三極管、運算放大器等的測試方法,并分別設計了硬件測試電路。因為測試時需向被測元件施加測試激勵信號,本文設計并完成了一信號發生電路,可輸出幅值可調的直流恒壓源信號和直流恒流源信號、幅值和頻率都可調的交流信號。 針對數字器件的測試,本文將數字器件分為兩種,一種為具有邊界掃描功能單元的器件,另一類為非邊界掃描器件,并分別對兩種類型的數字器件的測試原理和方法進行了詳細的描述,在文中給出了相關的硬件測試電路圖。 本設計中,所有測試激勵信號經測試電路后輸出的測試結果都是直流電壓信號,所以本文設計了一通用信號采集電路來完成對測試結果的取樣。本文還設計了開關矩陣電路,用于將被測印制電路板上的元件接入到測試電路中。對通信電路的設計,本文采用USB通信方式與上位機進行有效的數據交換,并通過USB接口芯片完成了硬件電路的設計。 在軟件方面,本文采用NiosⅡ C語言完成所有軟件設計,以協助硬件部分來完成對印制電路板的測試工作。 本文已完成各部分電路試驗及系統聯調,試驗證明設計達到了項目預定要求。

    標簽: FPGA ICT 在線測試儀

    上傳時間: 2013-08-02

    上傳用戶:fywz

  • DDR2控制器IP的設計與FPGA實現.rar

    DDR2 SDRAM是目前內存市場上的主流內存。除了通用計算機系統外,大量的嵌入式系統也紛紛采用DDR2內存,越來越多的SoC系統芯片中會集成有DDR2接口模塊。因此,設計一款匹配DDR2的內存控制器將會具有良好的應用前景。 論文在研究了DDR2的JEDEC標準的基礎上,設計出DDR2控制器的整體架構,采用自項向下的設計方法和模塊化的思想,將DDR2控制器劃分為若干模塊,并使用Verilog HDL語言完成DDR2控制器IP軟核中初始化模塊、配置模塊、執行模塊和數據通道模塊的RTL級設計。根據在設計中遇到的問題,對DDR2控制器的整體架構進行改進與完善。在分析了Altera數字PHY的基本性能的基礎上,設計DDR2控制器與數字PHY的接口模塊。搭建DDR2控制器IP軟核的仿真驗證平臺,針對設計的具體功能進行仿真驗證,并實現在Altera Stratix II GX90開發板上對DDR2存儲芯片基本讀/寫操作控制的FPGA功能演示。 論文設計的DDR2控制器的主要特點是: 1.支持數字PHY電路,不需要實際的硬件電路就完成DDR2控制器與DDR2存儲芯片之間的物理層接口,節約了設計成本,縮小了硬件電路的體積。 2.將配置口從初始化模塊中分離出來,簡化了具體操作。 3.支持多個DDR2存儲芯片,使得DDR2控制器的應用范圍更為廣闊。 4.支持DDR2的三項新技術,充分發揮DDR2內存的特性。 5.自動DDR2刷新控制,方便用戶對DDR2內存的控制。

    標簽: DDR2 FPGA 控制器

    上傳時間: 2013-06-10

    上傳用戶:ynzfm

主站蜘蛛池模板: 鹤山市| 无为县| 庆元县| 霍邱县| 洪洞县| 正宁县| 邹城市| 乌拉特前旗| 景洪市| 陕西省| 保山市| 新野县| 赣榆县| 辽阳县| 平邑县| 河北省| 六枝特区| 永春县| 甘泉县| 武穴市| 山丹县| 南阳市| 宕昌县| 富顺县| 宜良县| 黄骅市| 昆明市| 那坡县| 宾阳县| 登封市| 贵德县| 辰溪县| 宁都县| 泊头市| 从化市| 奈曼旗| 遂溪县| 瓮安县| 汽车| 泸州市| 建始县|