本文完成了一種高速高性能數(shù)字脈沖壓縮處理器的設(shè)計(jì)和FPGA實(shí)現(xiàn)，包括系統(tǒng)架構(gòu)設(shè)計(jì)、方案論證及仿真、算法實(shí)現(xiàn)、結(jié)果的測試等。 緒論部分首先闡明了本課題研究的背景和意義，概述了雷達(dá)數(shù)字脈沖壓縮系統(tǒng)的主要研究內(nèi)容，關(guān)鍵技術(shù)及其發(fā)展趨勢，然后介紹了數(shù)字脈沖壓縮系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)的要求，最后給出了本文的主要研究內(nèi)容。 第二章敘述了線性調(diào)頻信號脈沖壓縮的基本原理，對系統(tǒng)設(shè)計(jì)的實(shí)現(xiàn)方法進(jìn)行了實(shí)時(shí)性方面的論證，并基于MATLAB做了仿真分析。 第三章從數(shù)字系統(tǒng)結(jié)構(gòu)化設(shè)計(jì)方面將本系統(tǒng)劃分為三個(gè)部分：輸入部分、脈壓計(jì)算部分、輸出部分，并在流程圖中對各部分所要實(shí)現(xiàn)的功能做了介紹。 第四章首先總結(jié)了數(shù)字脈沖壓縮的實(shí)現(xiàn)途徑；提出了基于自定制浮點(diǎn)數(shù)據(jù)格式和分時(shí)復(fù)用蝶型結(jié)構(gòu)的數(shù)字脈沖壓縮系統(tǒng)設(shè)計(jì)思想，對其關(guān)鍵技術(shù)進(jìn)行了深入的研究。 第五章對輸入輸出模塊的功能做了詳細(xì)的描述，設(shè)計(jì)了具體的結(jié)構(gòu)和電路。 第六章針對系統(tǒng)的測試驗(yàn)證，提出面向SOC的模塊驗(yàn)證和系統(tǒng)軟硬協(xié)同驗(yàn)證的驗(yàn)證策略。通過Link for Modelsim工具，實(shí)現(xiàn)MATAB與Modelsim之間對VHDL代碼的聯(lián)合仿真測試，通過在線邏輯分析工具ChipScope，完成系統(tǒng)的片上測試，并分析系統(tǒng)的性能，證明系統(tǒng)的可實(shí)用性。滿足設(shè)計(jì)的要求。 本文研制的數(shù)字脈沖壓縮處理器具有動(dòng)態(tài)范圍大、處理精度高、處理能力強(qiáng)、體積小、重量輕、實(shí)時(shí)性好的優(yōu)點(diǎn)，為設(shè)計(jì)高性能的現(xiàn)代雷達(dá)信號處理系統(tǒng)提供了可靠的保證。
標(biāo)簽： 線性調(diào)頻信號 脈沖壓縮
上傳時(shí)間： 2013-07-01
上傳用戶：lingduhanya
該論文基于NIOS Ⅱ軟核處理器和Altera的FPGA技術(shù)，設(shè)計(jì)了一種便攜式的振動(dòng)頻譜分析儀，用于旋轉(zhuǎn)機(jī)械的故障監(jiān)測和診斷。以SOPC技術(shù)為手段，將信號采集和信號處理電路通過可編程片上系統(tǒng)來實(shí)現(xiàn)，其特點(diǎn)是將對ADC的控制、數(shù)字信號的濾波、快速傅立葉變換的設(shè)計(jì)，通過FPGA芯片集成在一起，以NIOS Ⅱ來完成32位CPU的狀態(tài)控制功能。工程機(jī)械、汽車車輛中都存在諸如發(fā)動(dòng)機(jī)類的旋轉(zhuǎn)機(jī)械，這類設(shè)備的異常振動(dòng)往往會(huì)影響正常工作，嚴(yán)重時(shí)還會(huì)出現(xiàn)各種重大事故，該分析儀可以實(shí)時(shí)地或定期地對發(fā)動(dòng)機(jī)、齒輪箱等旋轉(zhuǎn)機(jī)械進(jìn)行振動(dòng)頻譜分析和監(jiān)測，運(yùn)用于民用機(jī)械能產(chǎn)生非常好的經(jīng)濟(jì)效益。 該論文從四個(gè)方面進(jìn)行了研究工作。其一，利用FPGA對ADC芯片的工作進(jìn)行控制，使其在規(guī)定的時(shí)間內(nèi)與DSP模塊進(jìn)行數(shù)據(jù)交換，并對ADC各引腳時(shí)序進(jìn)行控制，使兩者協(xié)調(diào)同步工作，編制了相應(yīng)的VHDL語言程序。其二，采用SOPC Builder設(shè)計(jì)開發(fā)，實(shí)現(xiàn)了基于NIOS Ⅱ的32位CPU軟核，創(chuàng)建了相應(yīng)的C/C++和匯編的宏代碼，使得軟件可以訪問用戶自定義邏輯。對頂層設(shè)計(jì)產(chǎn)生的VHDL的RTL代碼和仿真文件進(jìn)行了綜合、編譯適配以及仿真。其三，配合Matlab和DSP Builder的強(qiáng)大功能進(jìn)行DSP模塊設(shè)計(jì)，開發(fā)出了FIR和FFT等功能模塊，并且添加到SOPC系統(tǒng)中，使其可以由NIOS Ⅱ很容易的調(diào)用。其四，在NIOS Ⅱ系統(tǒng)中添加了uC/OS Ⅱ操作系統(tǒng)，提高了整個(gè)系統(tǒng)的穩(wěn)定性，并且降低了開發(fā)難度，提高了系統(tǒng)升級的能力。由于整個(gè)設(shè)計(jì)是基于FPGA開發(fā)的，所以該系統(tǒng)包括了所有FPGA系統(tǒng)的特點(diǎn)，包括并行的DSP處理、在系統(tǒng)可編程、升級簡單等特點(diǎn)，極易使設(shè)計(jì)產(chǎn)品化。
標(biāo)簽： FPGA 便攜式 振動(dòng)頻譜 分析儀
上傳時(shí)間： 2013-04-24
上傳用戶：amandacool
當(dāng)今電子系統(tǒng)的設(shè)計(jì)是以大規(guī)模FPGA為物理載體的系統(tǒng)芯片的設(shè)計(jì)，基于FPGA的片上系統(tǒng)可稱為可編程片上系統(tǒng)(SOPC)。SOPC的設(shè)計(jì)是以知識產(chǎn)權(quán)核(IPCore)為基礎(chǔ)，以硬件描述語言為主要設(shè)計(jì)手段，借助以計(jì)算機(jī)為平臺的EDA工具進(jìn)行的。 本文在介紹了FPGA與SOPC相關(guān)技術(shù)的基礎(chǔ)上，給出了SOPC技術(shù)開發(fā)調(diào)制解調(diào)器的方案。在分析設(shè)計(jì)軟件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ開發(fā)軟件進(jìn)行SOPC(System On a Programmable Chip)設(shè)計(jì)流程后，依據(jù)調(diào)制解調(diào)算法提出了一種基于DSP Builder調(diào)制解調(diào)器的SOPC實(shí)現(xiàn)方案，模塊化的設(shè)計(jì)方法大大縮短了調(diào)制解調(diào)器的開發(fā)周期。 在SOPC技術(shù)開發(fā)調(diào)制解調(diào)器的過程中，用MATLAB/Simulink的圖形方式調(diào)用Altera DSP Builder和其他Simulink庫中的圖形模塊(Block)進(jìn)行系統(tǒng)建模，在Simulink中仿真通過后，利用DSP Builder將Simulink的模型文件(．mdl)轉(zhuǎn)化成通用的硬件描述語言VHDL文件，從而避免了VHDL語言手動(dòng)編寫系統(tǒng)的煩瑣過程，將精力集中于算法的優(yōu)化上。 基于DSP Builder的開發(fā)功能，調(diào)制解調(diào)器電路中的低通濾波器可直接調(diào)用FIRIP Core，進(jìn)一步提高了開發(fā)效率。 在進(jìn)行編譯、仿真調(diào)試成功后，經(jīng)過QuartusⅡ?qū)⒕幾g生成的編程文件下載到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6，完成器件編程，從而給出了一種調(diào)制解調(diào)器的SOPC系統(tǒng)實(shí)現(xiàn)方案。
標(biāo)簽： FPGA 調(diào)制解調(diào)器
上傳時(shí)間： 2013-05-28
上傳用戶：koulian
隨著科學(xué)技術(shù)的發(fā)展，指紋識別技術(shù)被廣泛應(yīng)用到各種不同的領(lǐng)域。對于一般的指紋識別系統(tǒng)，其設(shè)計(jì)要求具有很高的實(shí)時(shí)性和易用性，因此識別算法應(yīng)該具有較低的復(fù)雜度，較快的運(yùn)算速度，從而滿足實(shí)時(shí)性的要求。所以有必要根據(jù)不同的識別算法采用不同的實(shí)現(xiàn)平臺，使得指紋識別系統(tǒng)具有較高的可靠性、實(shí)時(shí)性、有效性等性能要求。 SOPC片上可編程系統(tǒng)和嵌入式系統(tǒng)是當(dāng)前電子設(shè)計(jì)領(lǐng)域中最熱門的概念。NiosⅡ是Altera．公司開發(fā)的一種采用流水線技術(shù)、單指令流的RISC嵌入式處理器軟核，可以將它嵌入到FPGA內(nèi)部，與用戶自定義邏輯組建成一個(gè)基于FPGA的片上專用系統(tǒng)。 本文在綜合考慮各種應(yīng)用情況的基礎(chǔ)上，以網(wǎng)絡(luò)技術(shù)、數(shù)據(jù)庫技術(shù)、指紋識別技術(shù)和嵌入式系統(tǒng)技術(shù)為理論基礎(chǔ)，提出了一種有效可行的系統(tǒng)架構(gòu)方案。對指紋識別技術(shù)中各個(gè)環(huán)節(jié)的算法和原理進(jìn)行了深入研究，合理的改進(jìn)了部分指紋識別算法；同時(shí)為了提高系統(tǒng)的實(shí)時(shí)性，采用NiosⅡ嵌入式處理器和FPGA硬件模塊實(shí)現(xiàn)指紋圖像處理主要算法。論文主要包括以下幾個(gè)方面： 1、對指紋圖像預(yù)處理、特征提取和特征匹配算法原理進(jìn)行闡述，同時(shí)改進(jìn)了指紋圖像的細(xì)化算法，提高了算法的性能，并設(shè)計(jì)了一套實(shí)用的指紋特征數(shù)據(jù)結(jié)構(gòu)； 2、針對指紋圖像預(yù)處理模塊，包括圖像的歸一化、頻率提取、方向提取以及方向?yàn)V波，采用基于FPGA的硬件電路的方式實(shí)現(xiàn)。實(shí)驗(yàn)結(jié)果表明，在保證系統(tǒng)誤識率較低、可靠性高的基礎(chǔ)上，大大提高了系統(tǒng)的執(zhí)行速度； 3、改變了傳統(tǒng)的單枚指紋識別方法，提出采用多枚指紋唯一標(biāo)識身份，大大降低了識別系統(tǒng)的誤識率； 4、改進(jìn)了傳統(tǒng)的基于三角形匹配中獲取基準(zhǔn)點(diǎn)的方法，同時(shí)結(jié)合可變界限盒思想進(jìn)行指紋特征匹配。 5、結(jié)合COM+技術(shù)、數(shù)據(jù)庫技術(shù)和網(wǎng)絡(luò)技術(shù)，開發(fā)了后臺指紋特征匹配服務(wù)系統(tǒng)，實(shí)現(xiàn)了嵌入式指紋識別系統(tǒng)同數(shù)據(jù)庫的實(shí)時(shí)信息交換。 實(shí)驗(yàn)結(jié)果表明，本文所提出的系統(tǒng)構(gòu)架方案有效可行，基于FPGA的自動(dòng)指紋識別系統(tǒng)在速度、功耗、擴(kuò)展性等方面具有獨(dú)特的優(yōu)勢，擁有廣闊的發(fā)展前景。
標(biāo)簽： FPGA 嵌入式 指紋識別 系統(tǒng)研究
上傳時(shí)間： 2013-04-24
上傳用戶：15528028198
視頻圖像處理的應(yīng)用越來越廣泛，各種處理算法也日趨成熟，相關(guān)的硬件技術(shù)不斷地推陳出新。視頻圖像處理系統(tǒng)的硬件實(shí)現(xiàn)一般來說有三種方式：數(shù)字信號處理器(Digital Signal Processor)、專用集成芯片(Application Specific Integrated Circuit)和現(xiàn)場可編程邏輯門陣列(Field Programmable Gate Array)以及相關(guān)電路組成。最近幾年，隨著電子設(shè)計(jì)自動(dòng)化(Electronic Design Automation)技術(shù)的迅速發(fā)展，使得基于FPGA的可編程片上系統(tǒng)(System On a Programmable Chip)逐漸成為嵌入式系統(tǒng)。應(yīng)用的一種趨勢。特別地，在視頻圖像處理系統(tǒng)設(shè)計(jì)中，數(shù)據(jù)量大，要求處理速度快，靈活性高，F(xiàn)PGA有其獨(dú)特的優(yōu)勢。鑒于此，本文對基于FPGA和SOPC技術(shù)的視頻圖像處理系統(tǒng)進(jìn)行了研究。 本文介紹了Xilinx公司FPGA的結(jié)構(gòu)和功能特點(diǎn)，以及可編程片上系統(tǒng)的開發(fā)工具和片內(nèi)系統(tǒng)設(shè)計(jì)流程。根據(jù)視頻信號的相關(guān)知識，編寫了視頻圖像處理IP核，構(gòu)建了視頻圖像處理系統(tǒng)。整個(gè)系統(tǒng)以FPGA為核心器件，內(nèi)嵌PowerPC405處理器模塊，通過ⅡC總線完成視頻解碼芯片的初始化，總體上實(shí)現(xiàn)了對視頻圖像信號的采集、處理、存儲(chǔ)和顯示。 本文最后對系統(tǒng)進(jìn)行了調(diào)試。經(jīng)過實(shí)驗(yàn)驗(yàn)證，系統(tǒng)能正確和可靠地工作。整個(gè)系統(tǒng)的邏輯資源消耗占FPGA的百分之十幾，剩余的資源可以做許多硬件算法或其它方面的應(yīng)用。
標(biāo)簽： 視頻圖像 處理系統(tǒng)
上傳時(shí)間： 2013-05-24
上傳用戶：kaka
信號與信息處理是信息科學(xué)中近幾年來發(fā)展最為迅速的學(xué)科之一,隨著片上系統(tǒng)(SOC,System On Chip)時(shí)代的到來,FPGA正處于革命性數(shù)字信號處理的前沿。基于FPGA的設(shè)計(jì)可以在系統(tǒng)可再編程及在系統(tǒng)調(diào)試,具有吞吐量高,能夠更好地防止授權(quán)復(fù)制、元器件和開發(fā)成本進(jìn)一步降低、開發(fā)時(shí)間也大大縮短等優(yōu)點(diǎn)。然而,FPGA器件是基于SRAM結(jié)構(gòu)的編程工藝,掉電后編程信息立即丟失,每次加電時(shí),配置數(shù)據(jù)都必須重新下載,并且器件支持多種配置方式,所以研究FPGA器件的配置方案在FPGA系統(tǒng)設(shè)計(jì)中具有極其重要的價(jià)值,這也給用于可編程邏輯器件編程的配置接口電路和實(shí)驗(yàn)開發(fā)設(shè)備提出了更高的要求。 本論文基于IEEE1149.1標(biāo)準(zhǔn)和USB2.0技術(shù),完成了FPGA配置接口電路及實(shí)驗(yàn)開發(fā)板的設(shè)計(jì)與實(shí)現(xiàn)。作者在充分理解IEEE1149.1標(biāo)準(zhǔn)和USB技術(shù)原理的基礎(chǔ)上,針對Altcra公司專用的USB數(shù)據(jù)配置電纜USB-Blaster,對其內(nèi)部工作原理及工作時(shí)序進(jìn)行測試與詳細(xì)分析,完成了基于USB配置接口的FPGA芯片開發(fā)實(shí)驗(yàn)電路的完整軟硬件設(shè)計(jì)及功能時(shí)序仿真。作者最后進(jìn)行了軟硬件調(diào)試,完成測試與驗(yàn)證,實(shí)現(xiàn)了對Altera系列PLD的配置功能及實(shí)驗(yàn)開發(fā)板的功能。 本文討論的USB下載接口電路被驗(yàn)證能在Altera的QuartusII開發(fā)環(huán)境下直接使用,無須在主機(jī)端另行設(shè)計(jì)通信軟件,其兼容性較現(xiàn)有設(shè)計(jì)有所提高。由于PLD(Programmable Logic Device)廠商對其知識產(chǎn)權(quán)嚴(yán)格保密,使得基于USB接口的配置電路應(yīng)用受到很大限制,同時(shí)也加大了自行對其進(jìn)行開發(fā)設(shè)計(jì)的難度。 與傳統(tǒng)的基于PC并口的下載接口電路相比,本設(shè)計(jì)的基于USB下載接口電路及FPGA實(shí)驗(yàn)開發(fā)板具有更高的編程下載速率、支持熱插拔、體積小、便于攜帶、降低對PC硬件傷害,且具備其它下載接口電路不具備的SignalTapII嵌入式邏輯分析儀和調(diào)試NiosII嵌入式軟核處理器等明顯優(yōu)勢。從成本來看,本設(shè)計(jì)的USB配置接口電路及FPGA實(shí)驗(yàn)開發(fā)板與其同類產(chǎn)品相比有較強(qiáng)的競爭力。
標(biāo)簽： 實(shí)驗(yàn) 評估板
上傳時(shí)間： 2013-06-07
上傳用戶：2525775
[Atmel 8051 Microcontrollers Hardware Manual]Atmel公司的8051微處理器的硬件手冊，分兩個(gè)部分，第一部分詳細(xì)描述了51核單片機(jī)匯編指令系統(tǒng)，第二部分描述片上硬件特性。對于初學(xué)者是個(gè)很好的參考。
標(biāo)簽： Atmel 8051 微處理器 硬件手冊
上傳時(shí)間： 2013-06-16
上傳用戶：gaome
LT8900是LDT公司生產(chǎn)的一款低成本，高集成度的2.4GHZ的無線收發(fā)芯片，片上集成發(fā)射機(jī)，接收機(jī)，頻率綜合器，GFSK調(diào)制解調(diào)器。發(fā)射機(jī)支持功率可調(diào)，接收機(jī)采用數(shù)字?jǐn)U展通信機(jī)制，在復(fù)雜環(huán)境和強(qiáng)干擾條件下，可以達(dá)到優(yōu)良的收發(fā)性能。外圍電路簡單，只需搭配MCU以及少數(shù)外圍被動(dòng)器件。LT8900傳輸GFSK信號，發(fā)射功率約為2dBm，最大可以到6dBm。接收機(jī)采用低中頻結(jié)構(gòu)，接收靈敏度可以達(dá)到-87dBm。數(shù)字信道能量檢測可以隨時(shí)監(jiān)控信道質(zhì)量。 片上的發(fā)射接收FIFO寄存器可以和MCU進(jìn)行通信，存儲(chǔ)數(shù)據(jù)，然后以1Mbps數(shù)據(jù)率在空中傳輸。它內(nèi)置了CRC，F(xiàn)EC，auto-ack和重傳機(jī)制，可以大大簡化系統(tǒng)設(shè)計(jì)并優(yōu)化性能。 數(shù)字基帶支持4線SPI和2線I2C接口，此外還有Reset，Pkt_flag, Fifo_flag三個(gè)數(shù)字接口。 為了提高電池使用壽命，芯片在各個(gè)環(huán)節(jié)都降低功耗，芯片最低工作電壓可以到1.9V，在保持寄存器值條件下，最低電流為1uA。 芯片有QFN24 4*4mm和SSOP16封裝，都符合RoHS標(biāo)準(zhǔn)。
上傳時(shí)間： 2013-04-24
上傳用戶：kirivir
隨著嵌入式系統(tǒng)的流行，可編程邏輯門陣列(FPGA)作為片上系統(tǒng)的應(yīng)用范圍越來越廣。隨著FPGA的規(guī)模越來越大，引腳分配對頻率的影響越來越大。 本文系統(tǒng)的闡述了FPGA的發(fā)展歷史，分析比較了國內(nèi)外的發(fā)展?fàn)顩r和發(fā)展趨勢...
上傳時(shí)間： 2013-07-17
上傳用戶：miaochun888
德州儀器 (TI) Bluetooth? 低耗能 (BLE) 軟件開發(fā)套件包括使用 CC2540 片上系統(tǒng)開發(fā)單模 BLE 應(yīng)用所需的所有軟件。它包括帶最新 BLE 協(xié)議堆棧（支持多個(gè)連接）的對象代碼、涵蓋多種含源代碼配置文件的樣本項(xiàng)目和應(yīng)用程序、BTool 以及一個(gè)用于測試 BLE 應(yīng)用的 Windows PC 應(yīng)用程序。除了軟件外，該套件還包含文檔，其中包括開發(fā)人員指南和 BLE API 指南。
上傳時(shí)間： 2013-06-08
上傳用戶：shuiyuehen1987
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
