C8051F單片機是完全集成的混合信號系統級芯片（SOC），具有與8051完全兼容的指令內核，該單片機采用流水線處理技術，能在執行指令期間預處理下一條指令，提高了效率。而且大部分型號的C8051F單片機，片內集成了數據采集和控制系統中常用的模擬和數字外設及其他功能部件，內置FLASH程序存儲器和RAM數據存儲器，部分芯片上還集成了外部數據存儲器，即XRAM。C8051F單片機具有片內調試電路，通過4腳的JTAG接口可以進行非侵入式、全速的在系統調試。下表為C8051F系列具有代表性的型號的主要特性:
上傳時間： 2013-10-29
上傳用戶：781354052
隨著計算機和自動化測量技術的日益發展，測量儀器和計算機的關系日益密切。計算機的很多成果很快就應用到測量和儀器領域，與計算機相結合已經成為測量儀器和自動測試系統發展的必然趨勢。高度集成的現場可編程門陣列（FPGA）是超大規模集成電路和計算機輔助設計技術發展的結果，由于FPGA器件具備集成度高、體積小、可以利用基于計算機的開發平臺，用編寫軟件的方法來實現專門硬件的功能等優點，大大推動了數字系統設計的單片化、自動化，縮短了單片數字系統的設計周期、提高了設計的靈活性和可靠性。 本文研究基于網絡的高速數據采集系統的設計與實現問題。論文完成了以FPGA結構為系統硬件平臺，uClinux為核心的系統的軟件平臺設計，進行信號的采集和遠程網絡監測的功能。 論文從軟硬件兩方面入手，闡述了基于FPGA器件進行數據采集的硬件系統設計方法，以及基于uClinux操作系統的設備驅動程序設計和應用程序設計。 硬件方面，FPGA采用Xilinx公司Spartan系列的XC3S500芯片，用verilog HDL硬件描述語言在Xilinx公司提供的ISE輔助設計軟件中實現FPGA編程。將微處理器MicroBlaze、數據存儲器、程序存儲器、以太網控制器、數模轉換控制器等數字邏輯電路通過CoreConnect技術用OPB總線集成在同一個FPGA內部，形成一個可編程的片上系統（SOPC）。采用基于FPGA的SOPC設計的突出優點是不必更換芯片就可以實現設計的改進和升級，同時也可以降低成本和提高可靠性。 軟件方面，為了更好更有效地管理和拓展系統功能，移植了uClinux到MicroBlaze軟處理器上，設計實現了平臺上的ADC設備驅動程序和數據采集應用程序。并通過修訂內核，實現了利用以太網TCP/IP協議來訪問數據采集程序獲得的數據。
上傳時間： 2013-05-23
上傳用戶：晴天666
常用的實時數字信號處理的器件有可編程的數字信號處理(DSP)芯片(如AD系列、TI系列)、專用集成電路(ASIC)、現場可編程門陣列(FPGA)等。在工程實踐中,往往要求對信號處理要有高速性、實時性和靈活性,而已有的一些軟件和硬件實現方式則難以同時達到這幾方面的要求。隨著可編程邏輯器件和EDA技術的發展,使用FPGA來實現數字信號處理,既具有實時性,又兼顧了一定的靈活性。FPGA具有的靈活的可編程邏輯可以方便的實現高速數字信號處理,突破了并行處理、流水級數的限制,有效地利用了片上資源,加上反復的可編程能力,越來越受到國內外從事數字信號處理的研究者所青睞。 FIR數字濾波器以其良好的線性特性被廣泛使用,屬于數字信號處理的基本模塊之一。本論文對基于FPGA的FIR數字濾波器實現進行了研究,所做的主要工作如下： 1.介紹了FIR數字濾波器的基本理論和FPGA的基本概況,以及FPGA設計流程、設計指導原則和常用的設計指導思想與技巧。 2.以FIR數字濾波器的基本理論為依據,使用分布式算法為濾波器的硬件實現算法,并對其進行了詳細的討論。針對分布式算法中查找表規模過大的缺點,采用優化分布式算法的多塊查找表方式使得硬件規模極大的減小。 3.設計出一個192階的FIR濾波器實例。其系統要求為：定點16位輸入、定點12位系數、定點16位輸出,采樣率為75MHz。設計用Quartus II軟件進行仿真,并將其仿真結果與Matlab仿真結果進行對比分析。 仿真結果表明,本論文設計的濾波器硬件規模較小,采樣率達到了75MHz。同時只要將查找表進行相應的改動,就能分別實現低通、高通、帶通FIR濾波器,體現了設計的靈活性。
上傳時間： 2013-06-06
上傳用戶：June
電路如果存在不穩定性因素，就有可能出現振蕩。本文對比分析了傳統LDO和無片電容LDO的零極點，運用電流緩沖器頻率補償設計了一款無片外電容LDO，電流緩沖器頻率補償不僅可減小片上補償電容而且可以增加帶寬。對理論分析結果在Cadence平臺基上于CSMC0.5um工藝對電路進行了仿真驗證。本文無片外電容LDO的片上補償電容僅為3 pF，減小了制造成本。它的電源電壓為3.5~6 V，輸出電壓為3.5 V。當在輸入電源電壓6 V時輸出電流從100 μA到100 mA變化時，最小相位裕度為830，最小帶寬為4.58 MHz
上傳時間： 2014-12-24
上傳用戶：wangjin2945
盡量朝“單片”方向設計硬件系統。系統器件越多，器件之間相互干擾也越強，功耗也增大，也不可避免地降低了系統的穩定性。隨著單片機片內集成的功能越來越強，真正的片上系統SoC已經可以實現，如ST公司新近推出的μPSD32××系列產品在一塊芯片上集成了80C32核、大容量FLASH存儲器、SRAM、A/D、I/O、兩個串口、看門狗、上電復位電路等等。
上傳時間： 2014-12-04
上傳用戶：asasasas
用C51實現的拼音輸入法,這是改寫的網友 embuffalo、獨步上載在www.21ic.com自由發布區的由張凱原作的51上的拼音輸入法程序。 原作使用了一個二維數組用以查表，我認為這樣比較的浪費空間，而且每個字表的索引地址要手工輸入，效率不高。所以我用結構體將其改寫了一下。就是大家現在看到的這個。 因為代碼比較的大，共有6,000多漢字，這樣就得要12,000 byte來存放GB內碼，所以也是沒辦法的 :-( 編譯結果約為3000h,因為大部分是索引表，代碼優化幾乎無效。 在Keil C里仿真芯片選用的是華邦的W77E58，它有32k ROM, 256B on-chip RAM, 1K on-chip SRAM (用DPTR1指針尋址,相當于有1K的片上xdata)。條件有限，沒有上片試驗，仿真而已。 打算將其移植到AVR上，但CodeAVRC與IAR EC++在結構體、指針的定義使用上似乎與C51不太一樣，現在還未搞定。還希望在這方面有經驗的網友能給予指導。
上傳時間： 2014-01-26
上傳用戶：semi1981
無線技術的發展使得流媒體技術可以被應用到Ad-hoc無線網絡上，W-Player無線網絡流媒體播放器是流媒體技術在無線網絡中的一個應用。
上傳時間： 2014-12-21
上傳用戶：lanwei
硬盤FAT文件系統原理的詳細分析 硬盤由很多盤片(platter)組成，每個盤片的每個面都有一個讀寫磁頭。如果有N個盤片。 就有2N個面，對應2N個磁頭(Heads)，從0、1、2開始編號。每個盤片被劃分成若干個同心圓磁道(邏輯上的，是不可見的。)每個盤片的劃分規則通常是一樣的。這樣每個盤片的半徑均為固定值R的同心圓再邏輯上形成了一個以電機主軸為軸的柱面(Cylinders)，從外至里編號為0、1、2⋯ ⋯ 每個盤片上的每個磁道又被劃分為幾十個扇區(Sector)，通常的容量是512byte，并按照一定規則編號為1、2、3⋯ ⋯ 形成Cylinders×Heads×Sector個扇區。這三個參數即是硬盤的物理參數。我們下面的很多實踐需要深刻理解這三個參數的意義。
上傳時間： 2013-12-05
上傳用戶：集美慧
臺灣地區民眾使用網路之情形，與使用寬頻上網 、無線上網 、行動上網 之使用狀況與行為、臺灣地區偏遠及非偏遠地區其網路使用行為之差異；另外，也針對臺灣地區家庭，了解其使用網路與寬頻之狀況與行為
標簽：
上傳時間： 2016-08-17
上傳用戶：songnanhua
紅牛開發板原理圖 板上資源： * CPU:STM32F103ZET6;(LQFP144腳, 片上集成512K Flash、64KRAM，12Bit A/D、D/A;PWM、CAN、USB、SDIO、FSMC等資源)
上傳時間： 2013-04-24
上傳用戶：fallen_leaves
