亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

片上網(wǎng)(wǎng)絡(luò)

  • 基于USB2.0的FPGA配置接口及實(shí)驗(yàn)開發(fā)評(píng)估板設(shè)計(jì)與實(shí)現(xiàn).rar

    信號(hào)與信息處理是信息科學(xué)中近幾年來發(fā)展最為迅速的學(xué)科之一,隨著片上系統(tǒng)(SOC,System On Chip)時(shí)代的到來,FPGA正處于革命性數(shù)字信號(hào)處理的前沿?;贔PGA的設(shè)計(jì)可以在系統(tǒng)可再編程及在系統(tǒng)調(diào)試,具有吞吐量高,能夠更好地防止授權(quán)復(fù)制、元器件和開發(fā)成本進(jìn)一步降低、開發(fā)時(shí)間也大大縮短等優(yōu)點(diǎn)。然而,FPGA器件是基于SRAM結(jié)構(gòu)的編程工藝,掉電后編程信息立即丟失,每次加電時(shí),配置數(shù)據(jù)都必須重新下載,并且器件支持多種配置方式,所以研究FPGA器件的配置方案在FPGA系統(tǒng)設(shè)計(jì)中具有極其重要的價(jià)值,這也給用于可編程邏輯器件編程的配置接口電路和實(shí)驗(yàn)開發(fā)設(shè)備提出了更高的要求。 本論文基于IEEE1149.1標(biāo)準(zhǔn)和USB2.0技術(shù),完成了FPGA配置接口電路及實(shí)驗(yàn)開發(fā)板的設(shè)計(jì)與實(shí)現(xiàn)。作者在充分理解IEEE1149.1標(biāo)準(zhǔn)和USB技術(shù)原理的基礎(chǔ)上,針對Altcra公司專用的USB數(shù)據(jù)配置電纜USB-Blaster,對其內(nèi)部工作原理及工作時(shí)序進(jìn)行測試與詳細(xì)分析,完成了基于USB配置接口的FPGA芯片開發(fā)實(shí)驗(yàn)電路的完整軟硬件設(shè)計(jì)及功能時(shí)序仿真。作者最后進(jìn)行了軟硬件調(diào)試,完成測試與驗(yàn)證,實(shí)現(xiàn)了對Altera系列PLD的配置功能及實(shí)驗(yàn)開發(fā)板的功能。 本文討論的USB下載接口電路被驗(yàn)證能在Altera的QuartusII開發(fā)環(huán)境下直接使用,無須在主機(jī)端另行設(shè)計(jì)通信軟件,其兼容性較現(xiàn)有設(shè)計(jì)有所提高。由于PLD(Programmable Logic Device)廠商對其知識(shí)產(chǎn)權(quán)嚴(yán)格保密,使得基于USB接口的配置電路應(yīng)用受到很大限制,同時(shí)也加大了自行對其進(jìn)行開發(fā)設(shè)計(jì)的難度。 與傳統(tǒng)的基于PC并口的下載接口電路相比,本設(shè)計(jì)的基于USB下載接口電路及FPGA實(shí)驗(yàn)開發(fā)板具有更高的編程下載速率、支持熱插拔、體積小、便于攜帶、降低對PC硬件傷害,且具備其它下載接口電路不具備的SignalTapII嵌入式邏輯分析儀和調(diào)試NiosII嵌入式軟核處理器等明顯優(yōu)勢。從成本來看,本設(shè)計(jì)的USB配置接口電路及FPGA實(shí)驗(yàn)開發(fā)板與其同類產(chǎn)品相比有較強(qiáng)的競爭力。

    標(biāo)簽: FPGA USB 2.0

    上傳時(shí)間: 2013-04-24

    上傳用戶:lingduhanya

  • 基于FPGA的GPIB控制器的IP核設(shè)計(jì).rar

    當(dāng)前,片上系統(tǒng)(SOC)已成為系統(tǒng)實(shí)現(xiàn)的主流技術(shù)。流片風(fēng)險(xiǎn)與費(fèi)用增加、上市時(shí)間壓力加大、產(chǎn)品功能愈加復(fù)雜等因素使得SOC產(chǎn)業(yè)逐漸劃分為IP提供者、SOC設(shè)計(jì)服務(wù)者和芯片集成者三個(gè)層次。SOC設(shè)計(jì)已走向基于IP集成的平臺(tái)設(shè)計(jì)階段,經(jīng)過嚴(yán)格驗(yàn)證質(zhì)量可靠的IP核成為SOC產(chǎn)業(yè)中的重要一環(huán)。 GPIB控制器芯片是組建自動(dòng)測試系統(tǒng)的核心,在測試領(lǐng)域應(yīng)用廣泛。本人通過查閱大量的技術(shù)資料,分析了集成電路在國內(nèi)外發(fā)展的最新動(dòng)態(tài),提出了基于FPGA的自主知識(shí)產(chǎn)權(quán)的GPIB控制器IP核的設(shè)計(jì)和實(shí)現(xiàn)。 本文首先討論了基于FPGA的GPIB控制器的背景意義,接著對FPGA開發(fā)所具備的基本知識(shí)作了簡要介紹。文中對GPIB總線進(jìn)行了簡單的描述,根據(jù)芯片設(shè)計(jì)的主要思想,重點(diǎn)在于論述怎樣用FPGA來實(shí)現(xiàn)IEEE-488.2協(xié)議,并詳細(xì)闡述了GPIB控制器的十種接口功能及其狀態(tài)機(jī)的IP核實(shí)現(xiàn)。同時(shí),對數(shù)據(jù)通路也進(jìn)行了較為細(xì)致的說明。在設(shè)計(jì)的時(shí)候采用基于模塊化設(shè)計(jì)思想,用VerilogHDL語言完成各模塊功能描述,通過Synplifv軟件的綜合,用Modelsim對設(shè)計(jì)進(jìn)行了前、后仿真。最后利用生成的模塊符號(hào)采取類似畫電路圖的方法完成整個(gè)系統(tǒng)芯片的lP軟核設(shè)計(jì),并用EDA工具下載到了FPGA上。 為了更好地驗(yàn)證設(shè)計(jì)思想,借助EDA工具對GPIB控制器的工作狀態(tài)進(jìn)行了軟件仿真,給出仿真結(jié)果,仿真波形驗(yàn)證了GPIB控制器的工作符合預(yù)想。最后,本文對基于FPGA的GPIB控制器的IP核設(shè)計(jì)過程進(jìn)行了總結(jié),展望了當(dāng)前GPIB控制器設(shè)計(jì)的發(fā)展趨勢,指出了開展進(jìn)一步研究需要做的工作。

    標(biāo)簽: FPGA GPIB 控制器

    上傳時(shí)間: 2013-06-12

    上傳用戶:mqien

  • 基于FPGA的10M100M以太網(wǎng)控制器的設(shè)計(jì).rar

    隨著以太網(wǎng)技術(shù)的不斷發(fā)展,網(wǎng)絡(luò)的傳輸速度已經(jīng)由最初的10M發(fā)展到現(xiàn)在的10,000M。用可編程邏輯器件(FPGA)實(shí)現(xiàn)以太網(wǎng)控制器與其它SOC系統(tǒng)的互連成為當(dāng)前的研究熱點(diǎn)。本文闡述了MAC層的FPGA設(shè)計(jì)、仿真及測試;介紹了整個(gè)系統(tǒng)的內(nèi)部結(jié)構(gòu)、模塊劃分,并對各個(gè)模塊的設(shè)計(jì)過程進(jìn)行了詳細(xì)闡述,接著介紹了開發(fā)環(huán)境和驗(yàn)證工具,同時(shí)給出測試方案、驗(yàn)證數(shù)據(jù)、實(shí)現(xiàn)結(jié)果及時(shí)序仿真波形圖。 對MAC層的主要功能模塊如:發(fā)送模塊、接收模塊、MAC流程控制模塊、寄存器模塊、MⅡ接口模塊和主機(jī)接口模塊以及CRC,CSMA/CD,HASH表等算法給出了基于FPGA及硬件描述語言的解決方法。 本課題針對以下三個(gè)方面進(jìn)行了研究并取得一定的成果: 1)FPGA開發(fā)平臺(tái)的硬件實(shí)現(xiàn)。選用Xilinx公司的XC3S1000-FT256-4-C和ATMEL公司的ARM9200作為測試的核心器件,采用LXT971芯片作為物理層芯片,AT91RM9200作為數(shù)據(jù)輸入源和雙blockram作為幀緩存搭建FPGA硬件驗(yàn)證開發(fā)平臺(tái)。 2)基于FPGA實(shí)現(xiàn)以太網(wǎng)控制器。用VerilogHDL語言構(gòu)建以太網(wǎng)控制器,實(shí)現(xiàn)CSMA/CD協(xié)議、10M/100M自適應(yīng)以及與物理層MⅡ接口等。 3)采用片上系統(tǒng)通用的WS接口。目的是便于與具有通用接口的片上系統(tǒng)互連,也為構(gòu)建SOC上處理器提供條件。 本論文實(shí)現(xiàn)了一個(gè)基于WS總線接口可裁減的以太網(wǎng)MAC控制器IP軟核,為設(shè)計(jì)具有自主知識(shí)產(chǎn)權(quán)的以太網(wǎng)MAC控制器積累了經(jīng)驗(yàn)。同時(shí),為與其它WS接口的控制器實(shí)現(xiàn)直接互連創(chuàng)造了條件,對高層次設(shè)計(jì)這一先進(jìn)ASIC設(shè)計(jì)方法也有了較為深入的認(rèn)識(shí)。

    標(biāo)簽: 10M100M FPGA 以太網(wǎng)控制器

    上傳時(shí)間: 2013-07-17

    上傳用戶:bruce

  • 基于FPGA的π4DQPSK全數(shù)字中頻發(fā)射機(jī)和接收機(jī)的實(shí)現(xiàn).rar

    本文以電子不停車收費(fèi)系統(tǒng)課題為背景,設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的π/4-DOPSK全數(shù)字中頻發(fā)射機(jī)和接收機(jī)。π/4-DQPSK廣泛應(yīng)用于移動(dòng)通信和衛(wèi)星通信中,具有頻帶利用率高、頻譜特性好、抗衰落性能強(qiáng)的特點(diǎn)。 近年來現(xiàn)場可編程門陣列(FPGA)器件在芯片邏輯規(guī)模和處理速度等方面性能的迅速提高,用硬件編程實(shí)現(xiàn)無線功能的軟件無線電技術(shù)在理論和實(shí)用化上都趨于成熟和完善,因此可以把數(shù)字調(diào)制,數(shù)字上/下變頻,數(shù)字解調(diào)在同一塊FPGA上實(shí)現(xiàn),即實(shí)現(xiàn)了中頻發(fā)射機(jī)和接收機(jī)一體化的片上可編程系統(tǒng)(SOPC,System On Programmabie Chip)。 本文首先根據(jù)指標(biāo)要求對數(shù)字收發(fā)機(jī)方案進(jìn)行設(shè)計(jì),確定了適合不停車收費(fèi)系統(tǒng)的全數(shù)字發(fā)射機(jī)和接收機(jī)的結(jié)構(gòu),接著根據(jù)π/4-DQPSK發(fā)射機(jī)和接收機(jī)的理論,設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的成形濾波器SRRC、半帶濾波器HB和定時(shí)算法并給出性能分析,最后給出硬件測試平臺(tái)上結(jié)果和測試結(jié)果分析。

    標(biāo)簽: 4DQPSK FPGA 全數(shù)字

    上傳時(shí)間: 2013-06-23

    上傳用戶:chuckbassboy

  • 基于FPGA的調(diào)制解調(diào)器的研究和設(shè)計(jì).rar

    當(dāng)今電子系統(tǒng)的設(shè)計(jì)是以大規(guī)模FPGA為物理載體的系統(tǒng)芯片的設(shè)計(jì),基于FPGA的片上系統(tǒng)可稱為可編程片上系統(tǒng)(SOPC)。SOPC的設(shè)計(jì)是以知識(shí)產(chǎn)權(quán)核(IPCore)為基礎(chǔ),以硬件描述語言為主要設(shè)計(jì)手段,借助以計(jì)算機(jī)為平臺(tái)的EDA工具進(jìn)行的。 本文在介紹了FPGA與SOPC相關(guān)技術(shù)的基礎(chǔ)上,給出了SOPC技術(shù)開發(fā)調(diào)制解調(diào)器的方案。在分析設(shè)計(jì)軟件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ開發(fā)軟件進(jìn)行SOPC(System On a Programmable Chip)設(shè)計(jì)流程后,依據(jù)調(diào)制解調(diào)算法提出了一種基于DSP Builder調(diào)制解調(diào)器的SOPC實(shí)現(xiàn)方案,模塊化的設(shè)計(jì)方法大大縮短了調(diào)制解調(diào)器的開發(fā)周期。 在SOPC技術(shù)開發(fā)調(diào)制解調(diào)器的過程中,用MATLAB/Simulink的圖形方式調(diào)用Altera DSP Builder和其他Simulink庫中的圖形模塊(Block)進(jìn)行系統(tǒng)建模,在Simulink中仿真通過后,利用DSP Builder將Simulink的模型文件(.mdl)轉(zhuǎn)化成通用的硬件描述語言VHDL文件,從而避免了VHDL語言手動(dòng)編寫系統(tǒng)的煩瑣過程,將精力集中于算法的優(yōu)化上。 基于DSP Builder的開發(fā)功能,調(diào)制解調(diào)器電路中的低通濾波器可直接調(diào)用FIRIP Core,進(jìn)一步提高了開發(fā)效率。 在進(jìn)行編譯、仿真調(diào)試成功后,經(jīng)過QuartusⅡ?qū)⒕幾g生成的編程文件下載到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6,完成器件編程,從而給出了一種調(diào)制解調(diào)器的SOPC系統(tǒng)實(shí)現(xiàn)方案。

    標(biāo)簽: FPGA 調(diào)制解調(diào)器

    上傳時(shí)間: 2013-06-24

    上傳用戶:liuchee

  • 基于FPGA嵌入式指紋識(shí)別系統(tǒng)研究.rar

    隨著科學(xué)技術(shù)的發(fā)展,指紋識(shí)別技術(shù)被廣泛應(yīng)用到各種不同的領(lǐng)域。對于一般的指紋識(shí)別系統(tǒng),其設(shè)計(jì)要求具有很高的實(shí)時(shí)性和易用性,因此識(shí)別算法應(yīng)該具有較低的復(fù)雜度,較快的運(yùn)算速度,從而滿足實(shí)時(shí)性的要求。所以有必要根據(jù)不同的識(shí)別算法采用不同的實(shí)現(xiàn)平臺(tái),使得指紋識(shí)別系統(tǒng)具有較高的可靠性、實(shí)時(shí)性、有效性等性能要求。 SOPC片上可編程系統(tǒng)和嵌入式系統(tǒng)是當(dāng)前電子設(shè)計(jì)領(lǐng)域中最熱門的概念。NiosⅡ是Altera.公司開發(fā)的一種采用流水線技術(shù)、單指令流的RISC嵌入式處理器軟核,可以將它嵌入到FPGA內(nèi)部,與用戶自定義邏輯組建成一個(gè)基于FPGA的片上專用系統(tǒng)。 本文在綜合考慮各種應(yīng)用情況的基礎(chǔ)上,以網(wǎng)絡(luò)技術(shù)、數(shù)據(jù)庫技術(shù)、指紋識(shí)別技術(shù)和嵌入式系統(tǒng)技術(shù)為理論基礎(chǔ),提出了一種有效可行的系統(tǒng)架構(gòu)方案。對指紋識(shí)別技術(shù)中各個(gè)環(huán)節(jié)的算法和原理進(jìn)行了深入研究,合理的改進(jìn)了部分指紋識(shí)別算法;同時(shí)為了提高系統(tǒng)的實(shí)時(shí)性,采用NiosⅡ嵌入式處理器和FPGA硬件模塊實(shí)現(xiàn)指紋圖像處理主要算法。論文主要包括以下幾個(gè)方面: 1、對指紋圖像預(yù)處理、特征提取和特征匹配算法原理進(jìn)行闡述,同時(shí)改進(jìn)了指紋圖像的細(xì)化算法,提高了算法的性能,并設(shè)計(jì)了一套實(shí)用的指紋特征數(shù)據(jù)結(jié)構(gòu); 2、針對指紋圖像預(yù)處理模塊,包括圖像的歸一化、頻率提取、方向提取以及方向?yàn)V波,采用基于FPGA的硬件電路的方式實(shí)現(xiàn)。實(shí)驗(yàn)結(jié)果表明,在保證系統(tǒng)誤識(shí)率較低、可靠性高的基礎(chǔ)上,大大提高了系統(tǒng)的執(zhí)行速度; 3、改變了傳統(tǒng)的單枚指紋識(shí)別方法,提出采用多枚指紋唯一標(biāo)識(shí)身份,大大降低了識(shí)別系統(tǒng)的誤識(shí)率; 4、改進(jìn)了傳統(tǒng)的基于三角形匹配中獲取基準(zhǔn)點(diǎn)的方法,同時(shí)結(jié)合可變界限盒思想進(jìn)行指紋特征匹配。 5、結(jié)合COM+技術(shù)、數(shù)據(jù)庫技術(shù)和網(wǎng)絡(luò)技術(shù),開發(fā)了后臺(tái)指紋特征匹配服務(wù)系統(tǒng),實(shí)現(xiàn)了嵌入式指紋識(shí)別系統(tǒng)同數(shù)據(jù)庫的實(shí)時(shí)信息交換。 實(shí)驗(yàn)結(jié)果表明,本文所提出的系統(tǒng)構(gòu)架方案有效可行,基于FPGA的自動(dòng)指紋識(shí)別系統(tǒng)在速度、功耗、擴(kuò)展性等方面具有獨(dú)特的優(yōu)勢,擁有廣闊的發(fā)展前景。

    標(biāo)簽: FPGA 嵌入式 指紋識(shí)別

    上傳時(shí)間: 2013-08-04

    上傳用戶:laozhanshi111

  • 基于FPGA的步進(jìn)電機(jī)正弦波細(xì)分驅(qū)動(dòng)器設(shè)計(jì).rar

    本文提出了一種基于SOPC 片上可編程的全數(shù)字化步進(jìn)電機(jī)控制系統(tǒng),本系統(tǒng)是以 FPGA 為核心控制器件,將驅(qū)動(dòng)邏輯功能模塊和控制器成功地集成在FPGA 上實(shí)現(xiàn),充分 發(fā)揮了硬件邏輯電路對數(shù)字信號(hào)高速的并行處理能力,可以使步進(jìn)電機(jī)繞組電流細(xì)分達(dá)到 4096,且細(xì)分?jǐn)?shù)可以自動(dòng)調(diào)節(jié),極大地提高了控制精度和驅(qū)動(dòng)器的集成度,減小了驅(qū)動(dòng)器 體積。

    標(biāo)簽: FPGA 步進(jìn)電機(jī) 正弦波

    上傳時(shí)間: 2013-05-21

    上傳用戶:pei5

  • 基于FPGA的數(shù)據(jù)采集系統(tǒng)的SOPC實(shí)現(xiàn)

    本課題完成了基于FPGA的數(shù)據(jù)采集器以及IIC總線的模數(shù)轉(zhuǎn)換器部分、通訊部分的電路設(shè)計(jì)。其中FPGA采用Xilinx公司Spartan-Ⅱ系列的XC2S100芯片,在芯片中嵌入32位軟處理器MicroBlaze;ⅡC總線的模數(shù)轉(zhuǎn)換采用Microchip公司的MCP3221芯片,通訊部分則在FPGA片內(nèi)用VHDL語言實(shí)現(xiàn)。通過上述設(shè)計(jì)實(shí)現(xiàn)了“準(zhǔn)單片化”的模擬量和數(shù)字量的數(shù)據(jù)采集和處理。 所設(shè)計(jì)的數(shù)據(jù)采集器可以和結(jié)構(gòu)類似的上位機(jī)通訊,本課題完成了在上位機(jī)中用VHDL語言實(shí)現(xiàn)的通信電路模塊。通過上述兩部分工作,將微處理器、數(shù)據(jù)存儲(chǔ)器、程序存儲(chǔ)器等數(shù)字邏輯電路均集成在同一個(gè)FPGA內(nèi)部,形成一個(gè)可編程的片上系統(tǒng)。FPGA片外僅為模擬器件和開關(guān)量驅(qū)動(dòng)芯片。FPGA內(nèi)部的硬件電路采用VHDL語言編寫;MCU軟核工作所需要的程序采用C語言編寫。多臺(tái)數(shù)據(jù)采集器與服務(wù)器構(gòu)成數(shù)據(jù)采集系統(tǒng)。服務(wù)器端軟件用VB開發(fā),既可以將實(shí)時(shí)采集的數(shù)據(jù)以數(shù)字方式顯示,也可以用更加直觀的曲線方式顯示。 由于數(shù)據(jù)采集器是所有自控類系統(tǒng)所必需的電路模塊,所以一個(gè)通用的片上系統(tǒng)設(shè)計(jì)可以解決各類系統(tǒng)的應(yīng)用問題,達(dá)到“設(shè)計(jì)復(fù)用”(DesignReuse)的目的。采用基于FPGA的SOPC設(shè)計(jì)的更加突出的優(yōu)點(diǎn)是不必更換芯片就可以實(shí)現(xiàn)設(shè)計(jì)的改進(jìn)和升級(jí),同時(shí)也可以降低成本和提高可靠性。

    標(biāo)簽: FPGA SOPC 數(shù)據(jù)采集系統(tǒng)

    上傳時(shí)間: 2013-07-12

    上傳用戶:a155166

  • 高分辨率合成孔徑雷達(dá)視頻模擬器FPGA實(shí)現(xiàn)技術(shù)研究

    在合成孔徑雷達(dá)的研究和研制工作中,合成孔徑雷達(dá)模擬技術(shù)具有十分重要的作用。本文以440MHz帶寬線性調(diào)頻信號(hào),采樣頻率500MHz高分辨合成孔徑雷達(dá)視頻模擬器為研究對象。首先對模擬器的幾項(xiàng)主要技術(shù)進(jìn)行分析,在對點(diǎn)目標(biāo)回波信號(hào)模型分析研究的基礎(chǔ)上,對點(diǎn)目標(biāo)原始回波數(shù)據(jù)進(jìn)行模擬并做了成像驗(yàn)證,從而為硬件實(shí)現(xiàn)提供了正確的信號(hào)模型;針對傳統(tǒng)的“波形存儲(chǔ)直讀法”方案,即在計(jì)算機(jī)平臺(tái)上用模擬軟件產(chǎn)生原始回波數(shù)據(jù)并存儲(chǔ),再通過計(jì)算機(jī)接口實(shí)現(xiàn)數(shù)據(jù)傳輸,最后完成數(shù)模轉(zhuǎn)換產(chǎn)生視頻信號(hào)這一過程,分析指出該方案在實(shí)現(xiàn)高分辨率時(shí)的速度和容量瓶頸。  針對具體的設(shè)計(jì)要求,圍繞速度和容量問題,本文著眼于高分辨率SAR模擬器的FPGA實(shí)現(xiàn)研究,指出FPGA實(shí)時(shí)生成點(diǎn)目標(biāo)原始回波數(shù)據(jù)是其實(shí)現(xiàn)的核心;針對這一核心問題,充分利用現(xiàn)代VLSI設(shè)計(jì)中的流水線技術(shù)與并行陣列技術(shù)以及FPGA的優(yōu)良性能和豐富資源,在時(shí)間上采用同步流水結(jié)構(gòu)、空間上采用并行陣列形式,將速度和容量問題統(tǒng)一為數(shù)據(jù)的高速生成問題;給出了系統(tǒng)總體設(shè)計(jì)思想,該方案不需要大容量存儲(chǔ)器單元,大大減少模擬器復(fù)雜度;對原始回波數(shù)據(jù)實(shí)時(shí)生成模塊的各主要單元給出了結(jié)構(gòu)并進(jìn)行了仿真,結(jié)果表明FPGA可以滿足課題設(shè)計(jì)要求;同時(shí),對該模擬器片上系統(tǒng)的實(shí)現(xiàn)、增強(qiáng)人機(jī)交互性,給出了人機(jī)界面的設(shè)計(jì)思路。  分析指出了點(diǎn)目標(biāo)原始回波數(shù)據(jù)實(shí)時(shí)生成模塊通過并行擴(kuò)展即可實(shí)現(xiàn)多點(diǎn)目標(biāo)的原始回波數(shù)據(jù)實(shí)時(shí)生成;最后對復(fù)雜場景目標(biāo)模擬器的實(shí)現(xiàn)進(jìn)行了構(gòu)思,指出了傳統(tǒng)方案在改進(jìn)的基礎(chǔ)上實(shí)現(xiàn)高分辨率視頻模擬器的可行性。本文首次提出以FPGA實(shí)現(xiàn)高分辨率合成孔徑雷達(dá)原始回波數(shù)據(jù)實(shí)時(shí)生成的思想,為國內(nèi)業(yè)界在此方向做了一些理論和實(shí)踐上的有益探索,對于國內(nèi)高分辨率合成孔徑雷達(dá)的研制具有一定的實(shí)際意義。

    標(biāo)簽: FPGA 高分辨率 合成孔徑 雷達(dá)視頻

    上傳時(shí)間: 2013-04-24

    上傳用戶:阿四AIR

  • 基于USB和FPGA技術(shù)的高性能數(shù)據(jù)采集模塊的設(shè)計(jì)與實(shí)現(xiàn)

    在合成孔徑雷達(dá)的研究和研制工作中,合成孔徑雷達(dá)模擬技術(shù)具有十分重要的作用。本文以440MHz帶寬線性調(diào)頻信號(hào),采樣頻率500MHz高分辨合成孔徑雷達(dá)視頻模擬器為研究對象。首先對模擬器的幾項(xiàng)主要技術(shù)進(jìn)行分析,在對點(diǎn)目標(biāo)回波信號(hào)模型分析研究的基礎(chǔ)上,對點(diǎn)目標(biāo)原始回波數(shù)據(jù)進(jìn)行模擬并做了成像驗(yàn)證,從而為硬件實(shí)現(xiàn)提供了正確的信號(hào)模型;針對傳統(tǒng)的“波形存儲(chǔ)直讀法”方案,即在計(jì)算機(jī)平臺(tái)上用模擬軟件產(chǎn)生原始回波數(shù)據(jù)并存儲(chǔ),再通過計(jì)算機(jī)接口實(shí)現(xiàn)數(shù)據(jù)傳輸,最后完成數(shù)模轉(zhuǎn)換產(chǎn)生視頻信號(hào)這一過程,分析指出該方案在實(shí)現(xiàn)高分辨率時(shí)的速度和容量瓶頸。  針對具體的設(shè)計(jì)要求,圍繞速度和容量問題,本文著眼于高分辨率SAR模擬器的FPGA實(shí)現(xiàn)研究,指出FPGA實(shí)時(shí)生成點(diǎn)目標(biāo)原始回波數(shù)據(jù)是其實(shí)現(xiàn)的核心;針對這一核心問題,充分利用現(xiàn)代VLSI設(shè)計(jì)中的流水線技術(shù)與并行陣列技術(shù)以及FPGA的優(yōu)良性能和豐富資源,在時(shí)間上采用同步流水結(jié)構(gòu)、空間上采用并行陣列形式,將速度和容量問題統(tǒng)一為數(shù)據(jù)的高速生成問題;給出了系統(tǒng)總體設(shè)計(jì)思想,該方案不需要大容量存儲(chǔ)器單元,大大減少模擬器復(fù)雜度;對原始回波數(shù)據(jù)實(shí)時(shí)生成模塊的各主要單元給出了結(jié)構(gòu)并進(jìn)行了仿真,結(jié)果表明FPGA可以滿足課題設(shè)計(jì)要求;同時(shí),對該模擬器片上系統(tǒng)的實(shí)現(xiàn)、增強(qiáng)人機(jī)交互性,給出了人機(jī)界面的設(shè)計(jì)思路?! 》治鲋赋隽它c(diǎn)目標(biāo)原始回波數(shù)據(jù)實(shí)時(shí)生成模塊通過并行擴(kuò)展即可實(shí)現(xiàn)多點(diǎn)目標(biāo)的原始回波數(shù)據(jù)實(shí)時(shí)生成;最后對復(fù)雜場景目標(biāo)模擬器的實(shí)現(xiàn)進(jìn)行了構(gòu)思,指出了傳統(tǒng)方案在改進(jìn)的基礎(chǔ)上實(shí)現(xiàn)高分辨率視頻模擬器的可行性。本文首次提出以FPGA實(shí)現(xiàn)高分辨率合成孔徑雷達(dá)原始回波數(shù)據(jù)實(shí)時(shí)生成的思想,為國內(nèi)業(yè)界在此方向做了一些理論和實(shí)踐上的有益探索,對于國內(nèi)高分辨率合成孔徑雷達(dá)的研制具有一定的實(shí)際意義。

    標(biāo)簽: FPGA USB 性能 數(shù)據(jù)采集模塊

    上傳時(shí)間: 2013-05-26

    上傳用戶:alia

主站蜘蛛池模板: 北碚区| 从化市| 丰原市| 太和县| 印江| 瓮安县| 兴和县| 湛江市| 藁城市| 温泉县| 开阳县| 嘉鱼县| 平和县| 祁阳县| 饶阳县| 吐鲁番市| 道孚县| 焉耆| 玉环县| 沧州市| 临泽县| 开封市| 自贡市| 娄底市| 夹江县| 濉溪县| 基隆市| 南和县| 巩留县| 手游| 庆城县| 清水河县| 红河县| 松阳县| 吉隆县| 梅河口市| 溧水县| 鄂伦春自治旗| 弥勒县| 耒阳市| 遂溪县|