隨著信息社會的發(fā)展，人們要處理的各種信息總量變得越來越大，尤其在處理大數(shù)據(jù)量與實時處理數(shù)據(jù)方面，對處理設(shè)備的要求是非常高的。為滿足這些要求，實時快速的各種CPU、處理板應(yīng)運而生。這類CPU與板卡處理數(shù)據(jù)速度快，效率高，并且不斷的完善與發(fā)展。此類板卡要求與外部設(shè)備通訊，同時也要進行內(nèi)部的數(shù)據(jù)交換，于是板卡的接口設(shè)備調(diào)試與內(nèi)部數(shù)據(jù)交換也成為必須要完成的工作。本文所作的工作正是基于一種高速通用信號處理板的外部接口和內(nèi)部數(shù)據(jù)通道的設(shè)計。 本文首先介紹了通用信號處理板的應(yīng)用開發(fā)背景，包括此類板卡使用的處理芯片、板上設(shè)備、發(fā)展概況以及和外部相連的各種總線概況，同時說明了本人所作的主要工作。 其次，介紹了PCI接口的有關(guān)規(guī)范，給出了通用信號處理板與CPCI的J1口的設(shè)計時序；介紹了DDR存儲器的概況、電平標準以及功能寄存器，并給出了與DDR．存儲器接口的設(shè)計時序；介紹了片上主要數(shù)據(jù)處理器件TS-202的有關(guān)概況，設(shè)計了板卡與DSP的接口時序。 再次，介紹了Altera公司FPGA的程序設(shè)計流程，并使用VHDL語言編程完成各個模塊之間的數(shù)據(jù)傳遞，并重點介紹了DDR控制核的編寫。 再次，介紹了WDM驅(qū)動程序的結(jié)構(gòu)，程序設(shè)計方法等。 最后，通過從工控機向通用信號處理板寫連續(xù)遞增的數(shù)據(jù)驗證了整個系統(tǒng)已經(jīng)正常工作。實現(xiàn)了信號處理板內(nèi)部數(shù)據(jù)通道設(shè)計以及與外部接口的通訊；并且還提到了對此設(shè)計以后地完善與發(fā)展。 本文所作的工作如下： 1、設(shè)計完成了處理板各接口時序，使處理板可以從接口接受/發(fā)送數(shù)據(jù)。 2、完成了FPGA內(nèi)部的數(shù)據(jù)通道的設(shè)計，使數(shù)據(jù)可以從CPCI準確的傳送到DSP進行處理，并編寫了DSP的測試程序。 3、完成了DDR SDRAM控制核的VHDL程序編寫。 4、完成了PCI驅(qū)動程序的編寫。
標簽： FPGA 高速并行 信號處理板 數(shù)據(jù)接口
上傳時間： 2013-06-30
上傳用戶：唐僧他不信佛
本文研究基于ARM與FPGA的高速數(shù)據(jù)采集系統(tǒng)技術(shù)。論文完成了ARM+FPGA結(jié)構(gòu)的共享存儲器結(jié)構(gòu)設(shè)計，實現(xiàn)了ARMLinux系統(tǒng)的軟件設(shè)計，包括觸摸屏控制、LCD顯示、正弦插值算法設(shè)計以及各種顯示算法設(shè)計等。同時進行了信號的高速采集和處理的實際測試，對實驗測試數(shù)據(jù)進行了分析。 論文分別從軟件和硬件兩方面入手，闡述了基于ARM處理器和FPGA芯片的高速數(shù)據(jù)采集的硬件系統(tǒng)設(shè)計方法，以及基于ARMLinux操作系統(tǒng)的設(shè)備驅(qū)動程序設(shè)計和應(yīng)用程序設(shè)計。 硬件方面，在FPGA平臺上，我們首先利用乒乓操作的方式將一路高速數(shù)據(jù)信號轉(zhuǎn)換成頻率為原來頻率1/4的4路低速數(shù)據(jù)信號，再將這四路數(shù)據(jù)分別存儲到4個FIFO中，然后再對這4個FIFO中的數(shù)據(jù)拼接并存儲在FPGA片上的雙端口雙時鐘RAM中，最后將FPGA的雙端口雙時鐘RAM掛載到ARM系統(tǒng)的總線上，實現(xiàn)了ARM和FPGA共享存儲器的系統(tǒng)結(jié)構(gòu)，使ARM處理器可以直接讀取這個雙端口雙時鐘的RAM中的數(shù)據(jù)，從而大大提高了數(shù)據(jù)采集與處理的效率。在采樣頻率控制電路設(shè)計方面，我們通過使FIFO的數(shù)據(jù)存儲時鐘降低為標準狀態(tài)下的1/n實現(xiàn)數(shù)據(jù)采集頻率降為標準狀態(tài)的1/n，從而實現(xiàn)了由FPGA控制的可變頻率的數(shù)據(jù)采集系統(tǒng)。 軟件方面，為了更有效地管理和拓展系統(tǒng)功能，我們移植了ARMLinux操作系統(tǒng)，并在S3C2410平臺上設(shè)計實現(xiàn)了基于Linux操作系統(tǒng)的觸摸屏驅(qū)動程序設(shè)計、LCD驅(qū)動程序移植、自定義的FPGA模塊驅(qū)動程序設(shè)計、LCD顯示程序設(shè)計、多線程的應(yīng)用程序設(shè)計。應(yīng)用程序能夠控制FPGA數(shù)據(jù)采集系統(tǒng)工作。 在前端采樣頻率為125MHz情況下，系統(tǒng)可以正常工作。能夠?qū)崿F(xiàn)對頻率在5MHz以下的信號波形的直接顯示；對5MHz至40MHz的信號，使用正弦插值算法進行處理，顯示效果良好。同時這種硬件結(jié)構(gòu)可擴展性強，可以在此基礎(chǔ)上實現(xiàn)8路甚至16路緩沖的系統(tǒng)結(jié)構(gòu)，可以使系統(tǒng)支持更高的采樣頻率。
標簽： FPGA ARM 高速數(shù)據(jù) 采集
上傳時間： 2013-07-04
上傳用戶：林魚2016
現(xiàn)場可編程邏輯門陣列(FPGA)具有開發(fā)周期短、成本小、風(fēng)險低和現(xiàn)場可靈活配置等優(yōu)點,可以在更短的時間實現(xiàn)更復(fù)雜的功能,使得基于FPGA的開發(fā)平臺的研究成為工業(yè)界和學(xué)術(shù)界日益關(guān)注的問題.基于FPGA的高集成度、高可靠性,可將整個設(shè)計系統(tǒng)下載于同一芯片中,實現(xiàn)片上系統(tǒng),從而大大縮小其體積,因此以FPGA為代表的可編程邏輯器件應(yīng)用日益廣泛.在國外,FPGA技術(shù)發(fā)展與應(yīng)用已達到相當高的程度;而在國內(nèi),FPGA技術(shù)發(fā)展仍處在起步階段,與國外相比還存在較大的差距.本文提出了一種FPGA通用接口開發(fā)平臺的設(shè)計思路,研制了一種FPGA快速實驗開發(fā)裝置,對研制過程中遇到的軟、硬件問題加以歸納總結(jié),提高了系統(tǒng)運行效率.分別研究了基于FPGA器件Altera公司的FLEX6000的字符型LCD、PC機ISA總線,基于FLEX10K的圖像點陣型LCD、PC機PCI總線接口中.最后通過一個通用實驗裝置系統(tǒng)的設(shè)計和實現(xiàn),綜合上述應(yīng)用,介紹了FPGA實驗系統(tǒng)的軟件開發(fā)環(huán)境,實現(xiàn)了基于FGPA的交通信號燈邏輯控制和電子鐘,研究了FPGA技術(shù)在通用接口控制器設(shè)計中的應(yīng)用.
標簽： FPGA 現(xiàn)場可編程 應(yīng)用研究 邏輯門
上傳時間： 2013-04-24
上傳用戶：龍飛艇
隨著圖像處理和模式識別技術(shù)的進步，基于生物特征的識別技術(shù)成為蓬勃發(fā)展的高技術(shù)之一，根據(jù)IBG(InternationalBiometricGroup)組織對生物特征市場的統(tǒng)計和預(yù)測，該領(lǐng)域的收入的年增長率30-50％，到2008年，全球總收入將達到46.39億美元。而基于指紋特征的識別技術(shù)由于其獨特的可靠性，穩(wěn)定性，方便快捷的特點，恰好符合了市場的需求。目前指紋識別技術(shù)是生物識別領(lǐng)域中應(yīng)用最廣泛的識別技術(shù)，也是研究與應(yīng)用的一個熱點。 SOPC片上可編程系統(tǒng)和嵌入式系統(tǒng)是當前電子設(shè)計領(lǐng)域中最熱門的概念。NiosⅡ是Altera公司開發(fā)的一種采用流水線技術(shù)、單指令流的RISC嵌入式處理器軟核，可以將它嵌入FPGA內(nèi)部，與用戶自定義邏輯結(jié)合構(gòu)成一個基于FPGA的片上系統(tǒng)。與嵌入式硬核相比較，嵌入式軟核具有更大的靈活性。而FPGA的高速性、恰恰滿足了指紋識別系統(tǒng)對速度的要求。 本文對指紋識別技術(shù)中各個環(huán)節(jié)的算法進行了較為深入的研究，結(jié)合NiosⅡ嵌入式處理器的特點，對算法進行了合理的選擇與優(yōu)化，形成了一套完整的指紋識別算法，并提出了一種基于FPGA的指紋識別系統(tǒng)硬件設(shè)計方案。 論文的內(nèi)容主要包括以下幾個方面： 1、對指紋圖像預(yù)處理、后處理和匹配算法進行了改進，提高了算法的性能；設(shè)計了一種適用于快速匹配的指紋特征數(shù)據(jù)結(jié)構(gòu)；提出了一套基于特征點匹配的指紋識別算法。實驗結(jié)果表明該算法速度快、誤識率較低、可靠性較高，可以滿足實用的要求。 2、本著增加系統(tǒng)集成度、減小系統(tǒng)體積、提高便攜性、降低功耗和成本，同時提升系統(tǒng)的性能的原則，使用Altera公司提供的外圍設(shè)備IP核配合NiosⅡ處理器軟核搭建了一個單片嵌入式系統(tǒng)，然后以內(nèi)嵌NiosⅡ軟核的FPGA和FPS200指紋采集器為核心芯片，外配片外RAM和Flash存儲器以及小鍵盤和LCD顯示屏等器件，設(shè)計了一個便攜式指紋識別系統(tǒng)，提出了一套基于FPGA的硬件設(shè)計方案。 3、利用NiosⅡ開發(fā)板對硬件設(shè)計方案進行了初步的驗證，實現(xiàn)了指紋采集芯片F(xiàn)PS200與FPGA的接口，并進行了算法的移植。 實驗結(jié)果表明本文所提出的系統(tǒng)設(shè)計方案是可行的?；贔PGA的自動指紋識別系統(tǒng)在速度、功耗、體積、擴展性方面有著獨特的優(yōu)勢，具有廣闊的發(fā)展空間。最后提出了對這一設(shè)計繼續(xù)改進的思路和下一步研究的內(nèi)容。
標簽： FPGA 指紋識別 法的研究 硬件實現(xiàn)
上傳時間： 2013-07-28
上傳用戶：hxy200501
基于ARM的嵌入式網(wǎng)絡(luò)電能計量系統(tǒng)的研究電力電子與電力傳動專業(yè)隨著市場經(jīng)濟的不斷發(fā)展，人們生活水平的日益提高，用電量也持續(xù)上升。電能的計量是否公平、公正已成為人們十分關(guān)心的問題。作為電能量的計量工具電能表已成為各行各業(yè)用電不可缺少且非常重要的儀表。由于傳統(tǒng)的電能表有計量不精確、人工抄表費時費力、統(tǒng)計繁瑣等缺點，因此，研究開發(fā)高精度、低功耗、網(wǎng)絡(luò)化、智能化的電能表是明顯的趨勢。 嵌入式系統(tǒng)技術(shù)是近幾年電子產(chǎn)品設(shè)計領(lǐng)域最為熱門的技術(shù)之一，目前已廣泛應(yīng)用于工業(yè)控制、智能交通、信息家電、公共服務(wù)等領(lǐng)域。嵌入式系統(tǒng)正對人類的后PC時代產(chǎn)生著深遠的影響。 本文針對傳統(tǒng)的機電式電能表的缺點和不足，結(jié)合當前的嵌入式系統(tǒng)技術(shù)和網(wǎng)絡(luò)技術(shù)，研究并設(shè)計了一套基于ARM處理器、CAN總線和以太網(wǎng)傳輸?shù)那度胧骄W(wǎng)絡(luò)電能表系統(tǒng)。此系統(tǒng)主要由網(wǎng)絡(luò)中繼模塊和電能量采集終端兩部分組成。網(wǎng)絡(luò)中繼模塊硬件采用了PHILIPS的LPC2290作為中央處理器。LPC2290是一款16/32位RISC微處理器，采用ARM公司的ARM7TDMI-S內(nèi)核，提供了兩路CAN總線和其它一些片上通用外設(shè)接口。采用L2C2290處理器，不但降低了整個系統(tǒng)的設(shè)計成本，而且也大大減少了額外的接口電路。網(wǎng)絡(luò)中繼模塊軟件是通過μCLinux操作系統(tǒng)內(nèi)嵌的BOA實現(xiàn)嵌入式WEB服務(wù)器，并應(yīng)用CGI接口程序完成了動態(tài)網(wǎng)頁程序的編制。電能量采集終端采用專用電能芯片、單片機和CAN控制器實現(xiàn)。網(wǎng)絡(luò)中繼模塊和電能量采集終端之間通過CAN總線進行通信，保證了信息的可靠性。當客戶端通過網(wǎng)絡(luò)瀏覽器訪問WEB服務(wù)器時，CGI程序就將電能量采集終端所采集的電能量數(shù)據(jù)上傳給客戶端，實現(xiàn)網(wǎng)絡(luò)自動抄表。
標簽： ARM 嵌入式網(wǎng)絡(luò) 電能計量
上傳時間： 2013-06-23
上傳用戶：gxmm
近年來，隨著計算機、微電子、通信及網(wǎng)絡(luò)技術(shù)、信息技術(shù)的發(fā)展、數(shù)字化產(chǎn)品的普及，嵌入式系統(tǒng)滲透到了各個領(lǐng)域，已經(jīng)成為計算機領(lǐng)域的一個重要組成部分，成為新興的研究熱點，嵌入式軟件也在整個軟件產(chǎn)業(yè)中占據(jù)了重要地位。一個好的調(diào)試工具對軟件產(chǎn)品質(zhì)量和開發(fā)周期的促進作用是不言而喻的，使得嵌入式調(diào)試工具成為了人們關(guān)注的重點。目前使用集成開發(fā)環(huán)境配合JTAG調(diào)試器進行開發(fā)是目前采用最多的一種嵌入式軟件開發(fā)調(diào)試方式。國內(nèi)在JTAG調(diào)試器開發(fā)領(lǐng)域中相對落后，普遍采用的是國外的工具產(chǎn)品。因此開發(fā)功能強大的嵌入式調(diào)試系統(tǒng)具有重要的實際意義。 當前嵌入式系統(tǒng)中尤其流行和值得關(guān)注的是ARM系列的嵌入式處理器。為此本課題的目標就是設(shè)計并實現(xiàn)一個應(yīng)用于ARM平臺的JTAG調(diào)試系統(tǒng)。GDB是一個源碼開放的功能強大的調(diào)試器，可以調(diào)試各種程序，包括 C、C++、JAvA、PASCAL、FORAN和一些其它的語言，還包括GNU所支持的所有微處理器的匯編語言。此外GDB同目標板交換信息的能力相當強，勝過絕大多數(shù)的商業(yè)調(diào)試內(nèi)核，因此使用GDB不僅能夠保證強大的調(diào)試功能，同時可以降低調(diào)試系統(tǒng)的開發(fā)成本。為此本課題在對邊界掃描協(xié)議、ARM7TDMI片上仿真器Embedded-ICE和GDB遠程調(diào)試協(xié)議RSP做了深入研究的基礎(chǔ)上，實現(xiàn)了GDB調(diào)試器對嵌入式JTAG調(diào)試的支持。此外設(shè)計中還把可重夠計算技術(shù)引入到硬件JTAG協(xié)議轉(zhuǎn)換器的開發(fā)設(shè)計中，使調(diào)試器硬件資源可復(fù)用、易于升級，并大大提高了數(shù)據(jù)的傳輸速度。從而實現(xiàn)了一個低成本的、高效的、支持源代碼級調(diào)試的JTAG調(diào)試系統(tǒng)。
標簽： 嵌入式 調(diào)試系統(tǒng)
上傳時間： 2013-08-04
上傳用戶：huangld
當前，片上系統(tǒng)(SOC)已成為系統(tǒng)實現(xiàn)的主流技術(shù)。流片風(fēng)險與費用增加、上市時間壓力加大、產(chǎn)品功能愈加復(fù)雜等因素使得SOC產(chǎn)業(yè)逐漸劃分為IP提供者、SOC設(shè)計服務(wù)者和芯片集成者三個層次。SOC設(shè)計已走向基于IP集成的平臺設(shè)計階段，經(jīng)過嚴格驗證質(zhì)量可靠的IP核成為SOC產(chǎn)業(yè)中的重要一環(huán)。 GPIB控制器芯片是組建自動測試系統(tǒng)的核心，在測試領(lǐng)域應(yīng)用廣泛。本人通過查閱大量的技術(shù)資料，分析了集成電路在國內(nèi)外發(fā)展的最新動態(tài)，提出了基于FPGA的自主知識產(chǎn)權(quán)的GPIB控制器IP核的設(shè)計和實現(xiàn)。 本文首先討論了基于FPGA的GPIB控制器的背景意義，接著對FPGA開發(fā)所具備的基本知識作了簡要介紹。文中對GPIB總線進行了簡單的描述，根據(jù)芯片設(shè)計的主要思想，重點在于論述怎樣用FPGA來實現(xiàn)IEEE-488.2協(xié)議，并詳細闡述了GPIB控制器的十種接口功能及其狀態(tài)機的IP核實現(xiàn)。同時，對數(shù)據(jù)通路也進行了較為細致的說明。在設(shè)計的時候采用基于模塊化設(shè)計思想，用VerilogHDL語言完成各模塊功能描述，通過Synplifv軟件的綜合，用Modelsim對設(shè)計進行了前、后仿真。最后利用生成的模塊符號采取類似畫電路圖的方法完成整個系統(tǒng)芯片的lP軟核設(shè)計，并用EDA工具下載到了FPGA上。 為了更好地驗證設(shè)計思想，借助EDA工具對GPIB控制器的工作狀態(tài)進行了軟件仿真，給出仿真結(jié)果，仿真波形驗證了GPIB控制器的工作符合預(yù)想。最后，本文對基于FPGA的GPIB控制器的IP核設(shè)計過程進行了總結(jié)，展望了當前GPIB控制器設(shè)計的發(fā)展趨勢，指出了開展進一步研究需要做的工作。
上傳時間： 2013-04-24
上傳用戶：rockjablew
近年來，在鋼鐵材質(zhì)質(zhì)量檢測的研究領(lǐng)域，電磁無損檢測方法以其非破壞性和簡便快速的優(yōu)點取得了大量成果，然而對于鋼材及其制品的混料、硬度和裂紋質(zhì)量檢測還存在許多難題.如用傳統(tǒng)檢測平臺檢測鋼鐵件硬度的檢測精度和速度都不夠理想。 基于上述情況，論文將先進的SOPC技術(shù)應(yīng)用到鋼鐵件的電磁無損檢測中。SOPC技術(shù)將處理器、存儲器、IO接口、各種外圍設(shè)備等系統(tǒng)設(shè)計需要的部件集成到一個可編程邏輯器件上，構(gòu)建成一個可編程的片上系統(tǒng)。 論文詳細論述了基于FPGA的電磁無損檢測試驗裝置的理論基礎(chǔ)，并在此基礎(chǔ)上給出了總體設(shè)計方案。全文著重敘述了系統(tǒng)的模擬部分，系統(tǒng)配置以及軟件部分的整個設(shè)計過程。利用QuartusⅡ自定義外設(shè)和Avalon總線多主并行處理的特點，采用Vefilog HDL，語言實現(xiàn)激勵信號發(fā)生器和高速數(shù)據(jù)采集器，使得信號激勵和信號采集在同一片芯片中實現(xiàn)，從而提高了信號及信號處理的精確度。由于電磁檢測對多種參數(shù)的敏感反應(yīng)，必須抑制由此引入的多種因素的干擾，利用FIR數(shù)字濾波和相關(guān)方法從眾多的干擾信號中提取出有效信號的幅度和相位，同時利用NiosⅡC2H功能對濾波模塊進行硬件加速處理，大大提高了信號處理的速度。利用最小二乘法建立回歸方程模型進行無損檢測。最后運用此電磁無損檢測系統(tǒng)對軸承鋼的硬度進行了定性測試，取得了較好的檢測結(jié)果。 試驗結(jié)果表明，將SOPC技術(shù)應(yīng)用到電磁無損檢測系統(tǒng)中，系統(tǒng)的檢測速度和檢測精度都有所提高，并使得整個系統(tǒng)在規(guī)模、可靠性、性能指標、開發(fā)成本、產(chǎn)品維護及硬件升級等多方面實現(xiàn)了優(yōu)化。
上傳時間： 2013-06-04
上傳用戶：13081287919
基于彩色路徑識別的視覺導(dǎo)航方法是當前自動導(dǎo)航小車領(lǐng)域的研究熱點和方向。視覺導(dǎo)航是指根據(jù)地面路徑和被控對象之間的位置偏差控制其運行的方向，因此，地面彩色路徑圖像的攝取及其識別處理就成為視覺導(dǎo)航系統(tǒng)中的基礎(chǔ)和關(guān)鍵。在當前的視覺導(dǎo)航系統(tǒng)設(shè)計中，圖像處理的硬件平臺都是基于通用微處理器，嵌入式微處理器或者DSP進行設(shè)計的。這些處理器一個共同的特點就是數(shù)據(jù)串行處理，而圖像處理過程涉及大量的并行處理操作，因此傳統(tǒng)的串行處理方式滿足不了圖像處理的實時性要求。 鑒于微處理器這方面的不足，作者提出一種使用FPGA實現(xiàn)圖像識別的并行處理方案，并據(jù)此設(shè)計一個智能圖像傳感器。該傳感器采用先進的FPGA技術(shù)，將圖像采集及其顯示，路徑的識別處理以及通信控制等模塊集成在一個芯片上，形成一個片上系統(tǒng)(SOC)。其主要功能是對所采集的彩色路徑圖像進行識別處理，獲得彩色路徑的坐標及其方向角，并將處理結(jié)果發(fā)送給上位機，為自動導(dǎo)航提供控制依據(jù)。 本文將彩色路徑的識別處理過程劃分為三個階段，第一階段為顏色聚類識別，以獲得二值路徑圖像，第二階段為數(shù)學(xué)形態(tài)學(xué)運算，用于對第一階段中獲得的二值圖像進行去斑處理，第三階段為路徑中心線的定位及其方向角的測量。圖像傳感器與上位機的通信采用異步串行方式，由于上位機需要控制該傳感器執(zhí)行多種任務(wù)，作者定義一種基于異步串行通信的應(yīng)用層協(xié)議，用于上位機對傳感器的控制。在圖像的顯示中，為了彌補圖像采集的速率和VGA顯示速率的不匹配，作者提出一種基于單端口存儲器的圖像幀緩沖機制，通過VGA接口將采集的圖像實時地顯示出來。 根據(jù)上述思想，作者完成了系統(tǒng)的硬件電路設(shè)計，并對整個系統(tǒng)進行了現(xiàn)場調(diào)試。調(diào)試結(jié)果表明，傳感器系統(tǒng)的各個模塊都能正常工作，F(xiàn)PGA中的數(shù)字邏輯電路能夠?qū)崟r地將路徑從圖像中準確地識別出來，.充分體現(xiàn)了FPGA對路徑圖像的高速處理優(yōu)勢，達到了設(shè)計預(yù)期目標，在一定程度上豐富了路徑圖像識別處理的技術(shù)和方法。
上傳時間： 2013-04-24
上傳用戶：ghostparker
在圖像處理及檢測系統(tǒng)中，實時性要求往往影響著系統(tǒng)處理速度的性能。本文在分析研究視頻檢測技術(shù)及方法的基礎(chǔ)上，應(yīng)用嵌入式系統(tǒng)設(shè)計和圖像處理技術(shù)，以交通信息視頻檢測系統(tǒng)為研究背景，展開了基于FPGA視頻圖像檢測技術(shù)的研究與應(yīng)用，通過系統(tǒng)仿真驗證了基于FPGA架構(gòu)的圖像并行處理和檢測系統(tǒng)具有較高的實時處理能力，能夠準確并穩(wěn)定地檢測出運動目標的信息。可見FPGA對提高視頻檢測及處理的實時性是一個較好的選擇。 本文主要研究的內(nèi)容有： 1．分析研究了視頻圖像檢測技術(shù)，針對傳統(tǒng)基于PC構(gòu)架和DSP處理器的視頻檢測系統(tǒng)的弊端，并從可靠性、穩(wěn)定性、實時性和開發(fā)成本等因素考慮，提出了以FPGA芯片作為中央處理器的嵌入式并行數(shù)據(jù)處理系統(tǒng)的設(shè)計方案。 2．應(yīng)用模塊化的硬件設(shè)計方法，構(gòu)建了新一代嵌入式視頻檢測系統(tǒng)的硬件平臺。該系統(tǒng)由異步FIFO模塊、圖像空間轉(zhuǎn)換模塊、SRAM幀存控制模塊、圖像預(yù)處理模塊和圖像檢測模塊等組成，較好地解決了圖像采樣存儲、處理和傳輸?shù)膯栴}，并為以后系統(tǒng)功能的擴展奠定了良好的基礎(chǔ)。 3．在深入研究了線性與非線性濾波幾種圖像處理算法，分析比較了各自的優(yōu)缺點的基礎(chǔ)上，本文提出一種適合于FPGA的快速圖像中值濾波算法，并給出該算法的硬件實現(xiàn)結(jié)構(gòu)圖，應(yīng)用VHDL硬件描述語言編程、實現(xiàn)，仿真結(jié)果表明，快速中值濾波算法的處理速度較傳統(tǒng)算法提高了50％，更有效地降低了系統(tǒng)資源占用率和提高了系統(tǒng)運算速度，增強了檢測系統(tǒng)的實時性能。 4．研究了基于視頻的交通車流量檢測算法，重點討論背景差分法，圖像二值化以及利用直方圖分析方法確定二值化的閾值，并對圖像進行了直方圖均衡處理，提高圖像檢測精度。并結(jié)合嵌入式系統(tǒng)處理技術(shù)，在FPGA系統(tǒng)上研究設(shè)計了這些算法的硬件實現(xiàn)結(jié)構(gòu)，用VHDL語言實現(xiàn)，并對各個模塊及相應(yīng)算法做出了功能仿真和性能分析。 5．系統(tǒng)仿真與驗證是整個FPGA設(shè)計流程中最重要的步驟，針對現(xiàn)有仿真工具用手動設(shè)置輸入波形工作量大等弊病，本文提出了一種VHDL測試基準(TestBench)方法解決系統(tǒng)輸入源仿真問題，用TEXTIO程序包設(shè)計了MATLAB與FPGA仿真軟件的接口，很好地解決了仿真測試中因測試向量龐大而難以手動輸入的問題。并將系統(tǒng)的仿真結(jié)果數(shù)據(jù)在MATLAB上還原為圖像，方便了系統(tǒng)測試結(jié)果的分析與調(diào)試。系統(tǒng)測試的結(jié)果表明，運動目標的檢測基本符合要求，可以排除行走路人等移動物體(除車輛外)的噪聲干擾，有效地檢測出正確的目標。 本文主要研究了基于FPGA片上系統(tǒng)的圖像處理及檢測技術(shù)，針對FPGA技術(shù)的特點對某些算法提出了改進，并在MATLAB、QuartusⅡ和ModelSim軟件開發(fā)平臺上仿真實現(xiàn)，仿真結(jié)果達到預(yù)期目標。本文的研究對智能化交通監(jiān)控系統(tǒng)的車流量檢測做了有益探索，對其他場合的圖像高速處理及檢測也具有一定的參考價值。
上傳時間： 2013-07-13
上傳用戶：woshiayin
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
