相 關 資 源

• 在算法級對用多進程實現(xiàn)移位加法器免費下載

  資源簡介：在算法級對用多進程實現(xiàn)移位加法器，已經(jīng)驗證

  標簽： 算法級 移位 加法器 進程

  上傳時間： 2014-09-02

  上傳用戶：秦莞爾w

• 用多進程同步方法解決生產(chǎn)者-消費者問題 設計目的:通過研究Linux 的進程機制和信號量實現(xiàn)生產(chǎn)者消費者問題的并發(fā)控制. 說明:有界緩沖區(qū)內(nèi)設有20個存儲單元,放入/取出的數(shù)據(jù)項設定為1-20這2免費下載

  資源簡介：用多進程同步方法解決生產(chǎn)者-消費者問題 設計目的:通過研究Linux 的進程機制和信號量實現(xiàn)生產(chǎn)者消費者問題的并發(fā)控制. 說明:有界緩沖區(qū)內(nèi)設有20個存儲單元,放入/取出的數(shù)據(jù)項設定為1-20這20個整型數(shù). 設計要求:(1)每個生產(chǎn)者和消費者對有界緩沖區(qū)進行操作...

  標簽： Linux 進程 20 機制

  上傳時間： 2016-03-09

  上傳用戶：xiaohuanhuan

• 用多進程同步方法解決生產(chǎn)者——費者問題 設計目的：通過研究Linux 的進程機制和信號量實現(xiàn)生產(chǎn)者消費者問題的并發(fā)控制. 說明：有界緩沖區(qū)內(nèi)設有20個存儲單元免費下載

  資源簡介：用多進程同步方法解決生產(chǎn)者——費者問題 設計目的：通過研究Linux 的進程機制和信號量實現(xiàn)生產(chǎn)者消費者問題的并發(fā)控制. 說明：有界緩沖區(qū)內(nèi)設有20個存儲單元，放入/取出的數(shù)據(jù)項設定為1-20這20個整型數(shù). 設計要求： (1)每個生產(chǎn)者和消費者對有界緩沖區(qū)進...

  標簽： Linux 進程 機制 信號量

  上傳時間： 2016-07-11

  上傳用戶：源碼3

• 在WINDOWS平臺下用VC+MSTUDIO實現(xiàn)信號處理中的信號濾波算法,程序實現(xiàn)了巴特沃斯高通,低通,帶通等濾波算法.免費下載

  資源簡介：在WINDOWS平臺下用VC+MSTUDIO實現(xiàn)信號處理中的信號濾波算法,程序實現(xiàn)了巴特沃斯高通,低通,帶通等濾波算法.

  標簽： WINDOWS MSTUDIO VC 信號處理

  上傳時間： 2015-08-17

  上傳用戶：cx111111

• 利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語言實現(xiàn)。這樣設計具有體積小、設計周期短（設計過程中即可實現(xiàn)時序仿真）、調(diào)試免費下載

  資源簡介：利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語言實現(xiàn)。這樣設計具有體積小、設計周期短（設計過程中即可實現(xiàn)時序仿真）、調(diào)試方便、故障率低、修改升級容易等特點。 本設計采用...

  標簽： CPLD VHDL 芯片 時鐘源

  上傳時間： 2014-01-02

  上傳用戶：LIKE

• 多進程實現(xiàn)現(xiàn)代優(yōu)化算法包括采用SSS的局部搜索、禁忌搜索算法和模擬退火算法的控制臺免費下載

  資源簡介：多進程實現(xiàn)現(xiàn)代優(yōu)化算法包括采用SSS的局部搜索、禁忌搜索算法和模擬退火算法的控制臺

  標簽： SSS 進程 優(yōu)化算法 局部

  上傳時間： 2014-01-03

  上傳用戶：cuibaigao

• 常用數(shù)字邏輯功能都在CPLD器件上用VHDL語言實現(xiàn)免費下載

  資源簡介：利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語言實現(xiàn)。這樣設計具有體積小、設計周期短（設計過程中即可實現(xiàn)時序仿真）、調(diào)試方便、故障率低、修改升級容易等特點

  標簽： CPLD VHDL 數(shù)字邏輯 器件

  上傳時間： 2013-08-11

  上傳用戶：hn891122

• 用多態(tài)實現(xiàn)的畫圖小程序免費下載

  資源簡介：用多態(tài)實現(xiàn)的畫圖小程序，學習用！

  標簽： 畫圖 程序

  上傳時間： 2015-01-08

  上傳用戶：heart520beat

• 在delphi下對串口編程,實現(xiàn)與下位計的通信,并實時接收下位計數(shù)據(jù),并保存到數(shù)據(jù)庫中免費下載

  資源簡介：在delphi下對串口編程,實現(xiàn)與下位計的通信,并實時接收下位計數(shù)據(jù),并保存到數(shù)據(jù)庫中

  標簽： delphi 串口編程 通信 實時接收

  上傳時間： 2015-03-25

  上傳用戶：498732662

• 一篇關于DSP芯片的定點運算的文章 對用定點dsp實現(xiàn)浮點運算大有幫助免費下載

  資源簡介：一篇關于DSP芯片的定點運算的文章 對用定點dsp實現(xiàn)浮點運算大有幫助

  標簽： DSP dsp 芯片 定點運算

  上傳時間： 2014-01-14

  上傳用戶：gaome

• 操作系統(tǒng)作業(yè)：由多進程實現(xiàn)生產(chǎn)者和消費者的同步。由于不是多線程免費下載

  資源簡介：操作系統(tǒng)作業(yè)：由多進程實現(xiàn)生產(chǎn)者和消費者的同步。由于不是多線程，因此通過共享內(nèi)存實現(xiàn)。互斥訪問通過信號量實現(xiàn)。

  標簽： 操作系統(tǒng) 多線程 進程

  上傳時間： 2014-01-25

  上傳用戶：無聊來刷下

• C數(shù)值算法程序大全 用C語言實現(xiàn)的數(shù)值算法免費下載

  資源簡介：C數(shù)值算法程序大全 用C語言實現(xiàn)的數(shù)值算法

  標簽： 數(shù)值算法 C語言 程序

  上傳時間： 2016-03-19

  上傳用戶：royzhangsz

• 用多進程同步方法解決生產(chǎn)者——消費者問題免費下載

  資源簡介：用多進程同步方法解決生產(chǎn)者——消費者問題，進行一個完整的程序

  標簽： 進程

  上傳時間： 2016-07-25

  上傳用戶：talenthn

• 在quartus軟件下用VHDL語言實現(xiàn)DDS免費下載

  資源簡介：在quartus軟件下用VHDL語言實現(xiàn)DDS，可產(chǎn)生正弦，余弦，方波，三角波以及鋸齒波。

  標簽： quartus VHDL DDS 軟件

  上傳時間： 2013-12-27

  上傳用戶：WMC_geophy

• 利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語言實現(xiàn)。這樣設計具有體積小、設計周期短（設計過程中即可實現(xiàn)時序仿真）、調(diào)試免費下載

  資源簡介：利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語言實現(xiàn)。這樣設計具有體積小、設計周期短（設計過程中即可實現(xiàn)時序仿真）、調(diào)試方便、故障率低、修改升級容易等特點

  標簽： CPLD VHDL 芯片 時鐘源

  上傳時間： 2013-12-26

  上傳用戶：qwe1234

• 在Linux下進行的多進程通信中的Tcp服務端程序免費下載

  資源簡介：在Linux下進行的多進程通信中的Tcp服務端程序

  標簽： Linux Tcp 進程 服務端

  上傳時間： 2014-01-12

  上傳用戶：SimonQQ

• 在LINUX環(huán)境下用C語言實現(xiàn)獲得CPU的使用率免費下載

  資源簡介：在LINUX環(huán)境下用C語言實現(xiàn)獲得CPU的使用率

  標簽： LINUX CPU C語言 環(huán)境

  上傳時間： 2017-04-13

  上傳用戶：小儒尼尼奧

• 在SYMBIAN平臺上用OPEN C實現(xiàn)的一個FTP客戶程序免費下載

  資源簡介：在SYMBIAN平臺上用OPEN C實現(xiàn)的一個FTP客戶程序

  標簽： SYMBIAN OPEN FTP 程序

  上傳時間： 2017-05-14

  上傳用戶：lnnn30

• 在msp430f149環(huán)境下,用iar編譯,實現(xiàn)ADC轉換免費下載

  資源簡介：在msp430f149環(huán)境下,用iar編譯,實現(xiàn)ADC轉換

  標簽： 430f f149 msp 430

  上傳時間： 2013-12-20

  上傳用戶：bruce5996

• 用C語言實現(xiàn)的乘法器免費下載

  資源簡介：用C語言實現(xiàn)的乘法器

  標簽： C語言 乘法器

  上傳時間： 2013-12-08

  上傳用戶：moerwang

• 本文件包是在MAX+plus II 軟件環(huán)境下實現(xiàn)半加器的邏輯功能免費下載

  資源簡介：本文件包是在MAX+plus II 軟件環(huán)境下實現(xiàn)半加器的邏輯功能

  標簽： plus MAX II 軟件環(huán)境

  上傳時間： 2014-01-15

  上傳用戶：磊子226

• 本文件包是在MAX+plus II 軟件環(huán)境下實現(xiàn)全加器的邏輯功能免費下載

  資源簡介：本文件包是在MAX+plus II 軟件環(huán)境下實現(xiàn)全加器的邏輯功能

  標簽： plus MAX II 軟件環(huán)境

  上傳時間： 2016-01-09

  上傳用戶：jing911003

• 用VHDL語言實現(xiàn)的除法器免費下載

  資源簡介：用VHDL語言實現(xiàn)的除法器，可以處理非整除運算。精度0.004

  標簽： VHDL 語言 除法器

  上傳時間： 2014-01-26

  上傳用戶：kr770906

• 用VHDL語言實現(xiàn)半加器。已經(jīng)通過編譯和仿真免費下載

  資源簡介：用VHDL語言實現(xiàn)半加器。已經(jīng)通過編譯和仿真

  標簽： VHDL 語言 半加器 仿真

  上傳時間： 2013-12-30

  上傳用戶：cc1915

• 在FPGA實現(xiàn)的加法器實現(xiàn)的Veilog代碼免費下載

  資源簡介：在FPGA實現(xiàn)的加法器實現(xiàn)的Veilog代碼，應用軟件為賽林思公司的ISE9.1

  標簽： Veilog FPGA 加法器 代碼

  上傳時間： 2017-05-16

  上傳用戶：youlongjian0

• verilog shi 實現(xiàn)的加法器（8位）適用于初學asic免費下載

  資源簡介：verilog shi 實現(xiàn)的加法器（8位）適用于初學asic

  標簽： verilog asic shi 8位

  上傳時間： 2015-06-02

  上傳用戶：一諾88

• 一個用VHDL語言編寫的加法器免費下載

  資源簡介：一個用VHDL語言編寫的加法器，希望大家能夠得到啟示。

  標簽： VHDL 語言 編寫 加法器

  上傳時間： 2014-02-22

  上傳用戶：wanghui2438

• 是一個用verilog寫成的加法器電路,可把七個元件加起來免費下載

  資源簡介：是一個用verilog寫成的加法器電路,可把七個元件加起來

  標簽： verilog 加法器 元件

  上傳時間： 2014-01-07

  上傳用戶：zhangzhenyu

• 本程序是利用兩個4位二進制并行加法器通過級聯(lián)方式構成一個8位加法器。免費下載

  資源簡介：本程序是利用兩個4位二進制并行加法器通過級聯(lián)方式構成一個8位加法器。

  標簽： 加法器 程序 二進制 8位

  上傳時間： 2014-11-29

  上傳用戶：270189020

• 兩個4bit超前進位加法器實現(xiàn)8bit加法器免費下載

  資源簡介：兩個4bit超前進位加法器實現(xiàn)8bit加法器

  標簽： 4bit 8bit 加法器 進位

  上傳時間： 2016-06-20

  上傳用戶：zhaiye