您現在的位置是：蟲蟲下載站 > 資源下載 > VHDL/FPGA/Verilog

VHDL/FPGA/Verilog 8194個

使用方法： 1.拷貝到硬盤

標簽: 硬盤發布者:ABC258369000上傳時間:2017-03-01
VHDL編程一百例

標簽: VHDL 編程發布者:buptbaishikele上傳時間:2017-03-01
FPGA 的教程 ,適合初學者

標簽: FPGA 教程初學者發布者:cdcgl上傳時間:2017-02-28
or1200開源risc cpu的verilog描述實現

標簽: verilog 1200 risc cpu 發布者:huajunun上傳時間:2017-02-28
該項目可在VGA顯示器上顯示ＲＡＭ或ＲＯＭ中的十六進制數據

標簽: VGA 項目顯示器十六進制發布者:smellteen上傳時間:2017-02-27
用vhdl編寫的十進制計數器

標簽: vhdl 編寫十進制計數器發布者:kuaile13y上傳時間:2017-02-26
利用FPGA實現DDS經過編譯沒有錯誤。編譯環境為QuartusII7.2

標簽: QuartusII FPGA DDS 7.2 發布者:qingmei_changle上傳時間:2017-02-26
SDRAM控制器的源代碼打包下載

標簽: SDRAM 控制器源代碼發布者:gjq2000上傳時間:2017-02-26
一個VHDL編寫的時鐘的程序

標簽: VHDL 編寫時鐘程序發布者:lc1230z上傳時間:2017-02-26
用VHDL編寫的CY62256VSO芯片的驅動程序.

標簽: 62256 VHDL VSO CY 發布者:lyyfengyutongzh上傳時間:2017-02-26
vhdl實現對模數轉換芯片adc0832的控制,程序采用的是狀態編碼輸出.

標簽: vhdl 0832 adc 模數轉換芯片發布者:tanhua1981上傳時間:2017-02-25
自己編寫的串并變換的fpga程序

標簽: fpga 編寫變換程序發布者:jipigu上傳時間:2017-02-25
Verilog的LED控制器源程序

標簽: Verilog LED 控制器源程序發布者:Rebecca_SYF上傳時間:2017-02-24
成本低廉易于實現非常適合自學自制的出租車計價器VHDL程序

標簽: VHDL 出租車計價器程序發布者:jjjjjkkkkjkjkjk上傳時間:2017-02-24
幾個稍微深入的時序邏輯電路和狀態機的VHDL代碼

標簽: VHDL 時序邏輯電路代碼狀態發布者:newyearday上傳時間:2017-02-24
modelsim的使用方法,modelsim 是VHDL的仿真工具

標簽: modelsim VHDL 仿真工具發布者:wwangllei上傳時間:2017-02-24
VHDL語言100例

標簽: VHDL 100 語言發布者:Jonson_zhu上傳時間:2017-02-21
SD卡讀卡器模塊的VHDL及軟件驅動代碼

標簽: VHDL SD卡讀卡器模塊代碼發布者:ywq9089上傳時間:2017-02-20
SDRAM存取控制器設計書

標簽: SDRAM 存取制器設計發布者:haoding306上傳時間:2017-02-20
在邏輯的系統仿真中使用的FLASH模型（AMD的Am29lv160d）

標簽: FLASH 160d AMD 160 發布者:maple_78上傳時間:2017-02-20
此模塊用于"PS/2接口的鼠標或鍵盤"與"具有外部讀寫的8位并口單片機"雙向通信模塊. Verilog HDL語言編寫,在Quartus II 8.1 (32-Bit)軟件中編譯,并下載至EPM7

標簽: Verilog Quartus EPM7 8.1 發布者:jessica12332145上傳時間:2017-02-20
ALTERA公司的MAXⅡ系列CPLD的內部flash使用教程

標簽: ALTERA flash CPLD MAX 發布者:linux_open_lab上傳時間:2017-02-19
Xilinx可編程邏輯器件的高級應用與設計技巧全面介紹Xilinx的CoolRunnerII Spartan-3 Virtex-II VirtexII pro等器件的結構特性

標簽: Xilinx CoolRunnerII Virtex-II VirtexII 發布者:lidaniel上傳時間:2017-02-18
verilog RISC8 cpu CORE 8位RISC CPU 內核源碼（VERILOG 版）

標簽: verilog VERILOG RISC8 CORE 發布者:rylzll上傳時間:2017-02-18
VERILOG Synchronous FIFO. 4 x 16 bit words.

標簽: Synchronous VERILOG words FIFO 發布者:princessmeng上傳時間:2017-02-18
VHDL的數字電子鐘程序

標簽: VHDL 數字電子鐘程序發布者:eeworm上傳時間:2017-02-18
該文檔是基于QUARTUS2_6.0的Verilog試驗例程

標簽: QUARTUS Verilog 6.0 文檔發布者:zln12345上傳時間:2017-02-18
for FPGA IMPLEMENTATION,OUR DATAPATH CREATED FOR TWO BIRS MULTIPLICATION

標簽: IMPLEMENTATION MULTIPLICATION DATAPATH CREATED 發布者:xu__tiger上傳時間:2017-02-18
What is Verilog? &#10149 Verilog HDL is a Hardware Description Language (HDL) &#10149 Verilog HDL

標簽: Verilog HDL 10149 Description 發布者:yehao上傳時間:2017-02-18
Verilog Overview n Basic Structure of a Verilog Model n Components of a Verilog Module – Ports –

標簽: Verilog Components Structure Overview 發布者:Numb_pqc上傳時間:2017-02-18

主站蜘蛛池模板：贡觉县| 阜城县| 延津县| 山阳县| 德保县| 红河县| 台湾省| 盈江县| 昌平区| 灵宝市| 习水县| 清河县| 调兵山市| 东明县| 东山县| 德阳市| 温州市| 淄博市| 桐庐县| 林甸县| 双桥区| 东城区| 广宁县| 新乐市| 巴东县| 益阳市| 临泽县| 乌海市| 韶关市| 江阴市| 台州市| 吉林市| 吴江市| 天祝| 都兰县| 西林县| 离岛区| 讷河市| 丹江口市| 梁河县| 崇信县|