您現在的位置是：蟲蟲下載站 > 資源下載 > VHDL/FPGA/Verilog

VHDL/FPGA/Verilog 8194個

采用Altera公司的CycloneII芯片EP2C8的一些程序代碼。

標簽: CycloneII Altera EP2C8 芯片發布者:lkconan上傳時間:2017-03-23
VGA controller源碼及顯示漢字和ascii字符的c代碼實例

標簽: controller ascii VGA 源碼發布者:xof1234上傳時間:2017-03-23
在開發FPGA上比較有用

標簽: FPGA 比較發布者:shanyeshuren上傳時間:2017-03-23
在VHDL的設計中用for 語句來實現2 個8 位數的相乘計算。

標簽: VHDL for 計算發布者:AhQ上傳時間:2017-03-23
it is a verilog code written for traffic light controller will synthesize in xinlix ise 8.2i.i have

標簽: controller synthesize verilog traffic 發布者:yhb71181491615上傳時間:2017-03-22
it is a verilog code written for MAX1886 ADC interin modelsim simulator and it will synthesize in x

標簽: synthesize simulator modelsim interin 發布者:sbukhpak上傳時間:2017-03-22
實現FPGA和上位機的串口通信

標簽: FPGA 上位機串口通信發布者:wlflove123上傳時間:2017-03-22
xilinx LVDS接口程序,xilinx LVDS接口程序

標簽: xilinx LVDS 接口程序發布者:LotusAwhaT上傳時間:2017-03-22
RS232串行通信

標簽: 232 RS 串行通信發布者:zhang87874833上傳時間:2017-03-21
實現USB接口功能的VHDL和verilog完整源代碼

標簽: verilog VHDL USB 接口功能發布者:sy361上傳時間:2017-03-21
Verilog HDL的開發學習教程。值得一看

標簽: Verilog HDL 教程發布者:yuanshuai440上傳時間:2017-03-20
美國海軍原版VHDL編程指南

標簽: VHDL 美國海軍編程指南發布者:fansino上傳時間:2017-03-20
vga視頻輸出（vhdl）

標簽: vhdl vga 視頻輸出發布者:a1102882595上傳時間:2017-03-20
leon ep2s60 ddr use altera statix2 and add ddr sdram

標簽: ddr statix2 altera sdram 發布者:toctory上傳時間:2017-03-19
Stereo-Vision circuit description, Aug 2002, Ahmad Darabiha This design contains four top level ci

標簽: Stereo-Vision description Darabiha contains 發布者:feigo156上傳時間:2017-03-19
超簡明Quartus2教程,是一個CPLD入門的好資料

標簽: Quartus2 CPLD 教程發布者:dhgagfdagfdsdgf上傳時間:2017-03-19
FPGA設計用工具QUARTUS II的使用說明文檔

標簽: QUARTUS FPGA 使用說明文檔發布者:gsxyndll上傳時間:2017-03-18
this is a ipcode of 51 mcu!

標簽: ipcode this mcu is 發布者:A15117704533上傳時間:2017-03-18
this is a docoument of education!

標簽: docoument education this is 發布者:zhoulovely上傳時間:2017-03-18
verilog code for 8-bit signed integers....its working

標簽: integers verilog working signed 發布者:bandagemaster上傳時間:2017-03-18
鍵掃描處理程序 verilog 使用時鐘為50Hz // 低電平為按下,高電平為斷開 // 輸出狀態,1為鍵入,0為無鍵

標簽: verilog 50 Hz 處理程序發布者:chenqiyun1990上傳時間:2017-03-18
Divisor do Tipo com restaura莽茫o sequencial

標簽: sequencial restaura Divisor Tipo 發布者:xufengping716上傳時間:2017-03-18
用Verilog語言在FPGA內實現一256個采樣點的正弦波

標簽: Verilog FPGA 256 語言發布者:wuqunzhen上傳時間:2017-03-18
32-bit_multiplier_model程序

標簽: bit_multiplier_model 32 程序發布者:kyo上傳時間:2017-03-17
<<精通VerilogHDL IC設計核心技術實例詳解>>一書的附錄源代碼。

標簽: VerilogHDL lt gt IC設計發布者:heyuyutu上傳時間:2017-03-16
It contains a vhdl description of the external bus interface unit for 68000 processor. currently onl

標簽: description currently interface processor 發布者:lizibb上傳時間:2017-03-16
利用Verilog語言進行FIFO設計

標簽: Verilog FIFO 語言發布者:lxwcqq上傳時間:2017-03-16
<數字邏輯與VHDL設計>代碼作者：STEPHEN BROWN

標簽: STEPHEN BROWN VHDL lt 發布者:peterzhang1982上傳時間:2017-03-15
alter公司的mcu核

標簽: alter mcu 發布者:lwc_1978上傳時間:2017-03-15
鍵盤鼠標的源碼及約束（verilog）已用FPGA實現

標簽: verilog FPGA 鍵盤源碼發布者:huajunun上傳時間:2017-03-14

主站蜘蛛池模板：名山县| 扬中市| 咸阳市| 遂昌县| 额济纳旗| 疏附县| 阜新| 奈曼旗| 石台县| 治多县| 蓬莱市| 平陆县| 沧源| 鄯善县| 乌兰县| 车险| 常山县| 红桥区| 梁山县| 丰原市| 兰考县| 永和县| 肥东县| 邵武市| 朝阳县| 永兴县| 咸宁市| 南江县| 如皋市| 大渡口区| 崇礼县| 左云县| 朝阳区| 新兴县| 随州市| 岐山县| 沁水县| 公安县| 玛曲县| 临邑县| 广东省|