利用FPGA實現(xiàn)DDS經(jīng)過編譯沒有錯誤。編譯環(huán)境為QuartusII7.2，該環(huán)境集成了IP核，可以提高開發(fā)效率。
資源簡介：利用FPGA實現(xiàn)DDS經(jīng)過編譯沒有錯誤。編譯環(huán)境為QuartusII7.2，該環(huán)境集成了IP核，可以提高開發(fā)效率。
上傳時間： 2013-08-10
上傳用戶：zhuyibin
資源簡介：利用FPGA實現(xiàn)DDS經(jīng)過編譯沒有錯誤。編譯環(huán)境為QuartusII7.2，該環(huán)境集成了IP核，可以提高開發(fā)效率。
上傳時間： 2017-02-26
上傳用戶：GHF
資源簡介：實現(xiàn)了Huffman編碼的過程。執(zhí)行環(huán)境為 TC 3.0。
上傳時間： 2013-12-28
上傳用戶：cxl274287265
資源簡介：利用FPGA實現(xiàn)的DDS，可輸出正弦波，輸出頻率可調(diào)
上傳時間： 2013-08-11
上傳用戶：蠢蠢66
資源簡介：利用FPGA實現(xiàn)的DDS，可輸出正弦波，輸出頻率可調(diào)
上傳時間： 2014-10-11
上傳用戶：sqq
資源簡介：利用FPGA實現(xiàn)的DDS，可輸出正弦波，輸出頻率可調(diào)
上傳時間： 2017-04-05
上傳用戶：lijinchuan
資源簡介：利用FPGA實現(xiàn)JPEG算法的研究與實現(xiàn)，研究生的論文，很有參考價值
上傳時間： 2013-08-14
上傳用戶：yan2267246
資源簡介：在利用FPGA實現(xiàn)數(shù)字信號處理方面，分布式算法發(fā)揮著關(guān)鍵作用，與傳統(tǒng)的乘積-積結(jié)構(gòu)相比，具有并行處理的高效性特點。詳細研究了基于FPGA、采用分布式算法實現(xiàn)FIR數(shù)字濾波器的原理和方法，并通過Xilinx ISE在Modelsim下進行了仿真。
上傳時間： 2013-08-30
上傳用戶：宋桃子
資源簡介：利用FPGA實現(xiàn)的可編程綜合采樣器\r\nAProgrammableIntegratedSamplerUsingFPGA
上傳時間： 2013-09-06
上傳用戶：z754970244
資源簡介：利用FPGA實現(xiàn)浮點運算的verilog代碼 希望能夠給需要做這方面研究的同仁有所幫助
上傳時間： 2013-12-22
上傳用戶：gyq
資源簡介：在利用FPGA實現(xiàn)數(shù)字信號處理方面，分布式算法發(fā)揮著關(guān)鍵作用，與傳統(tǒng)的乘積-積結(jié)構(gòu)相比，具有并行處理的高效性特點。詳細研究了基于FPGA、采用分布式算法實現(xiàn)FIR數(shù)字濾波器的原理和方法，并通過Xilinx ISE在Modelsim下進行了仿真。
上傳時間： 2015-08-14
上傳用戶：wsf950131
資源簡介：用FPGA實現(xiàn)DDS,可變頻,幅值由硬件完成
上傳時間： 2015-12-03
上傳用戶：plsee
資源簡介：用FPGA實現(xiàn)DDS的原理圖，結(jié)構(gòu)清晰，采用總線方式與外部單片機通信
上傳時間： 2015-12-16
上傳用戶：qq521
資源簡介：該文檔是QUICKLOGIC的一篇關(guān)于用FPGA實現(xiàn)DDS的設(shè)計指導(dǎo)。
上傳時間： 2013-12-20
上傳用戶：123啊
資源簡介：這是一個很不錯的地理信息系統(tǒng)所用到的三角化程序,是VB寫的.也是參照別人的,大家欣賞,經(jīng)過測試沒有錯誤的!
上傳時間： 2014-01-22
上傳用戶：nairui21
資源簡介：基于RAm的FPGA實現(xiàn)DDS,有測試文件
上傳時間： 2016-05-02
上傳用戶：日光微瀾
資源簡介：利用FPGA實現(xiàn)串口通信，很好的學(xué)習(xí)資料 尤其是對 verilog不熟的朋友
上傳時間： 2016-06-06
上傳用戶：wkchong
資源簡介：sender的verilog 利用FPGA實現(xiàn)
上傳時間： 2013-12-13
上傳用戶：一諾88
資源簡介：利用FPGA實現(xiàn)頻率測試,基于VHDL實現(xiàn),具有良好的測試性能可直接使用
上傳時間： 2016-10-09
上傳用戶：z1191176801
資源簡介：利用FPGA實現(xiàn)的脈寬測試技術(shù),基于VHDL,測試誤差為時鐘周期
上傳時間： 2014-08-04
上傳用戶：gtzj
資源簡介：利用FPGA實現(xiàn)同步串口，經(jīng)驗證無誤，供大家參考
上傳時間： 2014-01-17
上傳用戶：ynzfm
資源簡介：利用FPGA實現(xiàn)的任意脈沖波形產(chǎn)生器 很有用的vhd代碼
上傳時間： 2016-12-21
上傳用戶：kr770906
資源簡介：用FPGA實現(xiàn)DDS的信號發(fā)生器（正弦波125kHz）
上傳時間： 2013-12-16
上傳用戶：xzt
資源簡介：利用FPGA實現(xiàn)秒表。秒表有開始停止，清零的功能
上傳時間： 2017-03-27
上傳用戶：yzy6007
資源簡介：FPGA實現(xiàn)DDS，f=90kHZ~5MHZ范圍
上傳時間： 2017-08-20
上傳用戶：BOBOniu
資源簡介：利用FPGA實現(xiàn)vga解碼，并且實現(xiàn)了一個現(xiàn)存，可以通過普通總線對顯存進行操作來實現(xiàn)圖像的相識，用2410控制可以顯示圖片，驗證過～
上傳時間： 2014-01-25
上傳用戶：海陸空653
資源簡介：用FPGA實現(xiàn)DDS的設(shè)計
上傳時間： 2018-03-22
上傳用戶：caigen0001
資源簡介：雷達信號處理是雷達系統(tǒng)的重要組成部分。在數(shù)字信號處理技術(shù)飛速發(fā)展的今天，雷達信號處理中也普遍使用數(shù)字信號處理技術(shù)。而現(xiàn)場可編程門陣列(FPGA)在數(shù)字信號處理中的廣泛應(yīng)用，使得FPGA在雷達信號處理中也占據(jù)了重要地位。 針對雷達信號處理的設(shè)計與實現(xiàn)，...
上傳時間： 2013-06-08
上傳用戶：qweqweqwe
資源簡介：雷達信號處理是雷達系統(tǒng)的重要組成部分。在數(shù)字信號處理技術(shù)飛速發(fā)展的今天，雷達信號處理中也普遍使用數(shù)字信號處理技術(shù)。而現(xiàn)場可編程門陣列(FPGA)在數(shù)字信號處理中的廣泛應(yīng)用，使得FPGA在雷達信號處理中也占據(jù)了重要地位。 針對雷達信號處理的設(shè)計與實現(xiàn)，...
上傳時間： 2013-04-24
上傳用戶：ylwleon
資源簡介：給出了利用OFDM實現(xiàn)UWB的源代碼及實例。包括從信源、信道、接收等，是一個完整的系統(tǒng)，接口方便，容易學(xué)習(xí)使用。
上傳時間： 2013-12-15
上傳用戶：skfreeman
