ep2c5 實現(xiàn) 段寄存器 verilog語言,quartus 2 仿真
資源簡介:ep2c5 實現(xiàn) 段寄存器 verilog語言,quartus 2 仿真
上傳時間: 2013-11-29
上傳用戶:ANRAN
資源簡介:ep2c5 實現(xiàn) 段寄存器,實驗一 verilog語言,quartus 2 仿真
上傳時間: 2017-06-18
上傳用戶:jichenxi0730
資源簡介:ep2c5 實現(xiàn) 定時器 verilog語言,quartus 2 仿真
上傳時間: 2017-06-18
上傳用戶:bakdesec
資源簡介:vhdl編程 實現(xiàn)移位寄存器 左移動和右移動
上傳時間: 2017-01-21
上傳用戶:sxdtlqqjl
資源簡介:vhdl編程 實現(xiàn)移位寄存器。左移和右移
上傳時間: 2017-01-21
上傳用戶:GavinNeko
資源簡介:vhdl編程 實現(xiàn)移位寄存器。左移和右移
上傳時間: 2017-01-21
上傳用戶:aig85
資源簡介:30個典型的C語言應用實例:單片機實現(xiàn)7段數(shù)碼管顯示,基于MAX7219的8位數(shù)碼管顯示,MAX7219的工作時序和寄存器描述,單片機實現(xiàn)液晶顯示,單片機實現(xiàn)電子密碼鎖, 單片機實現(xiàn)簡單音樂發(fā)生器,單片機實現(xiàn)語音錄放,基于MAX197的并行A/D轉換,基于TLC549的串行A/D轉換,基...
上傳時間: 2014-01-21
上傳用戶:shawvi
資源簡介:使用verilog作為CPU設計語言實現(xiàn)單數(shù)據(jù)通路五級流水線的CPU。具有32個通用寄存器、一個程序計數(shù)器PC、一個標志寄存器FLAG,一個堆棧寄存器STACK。存儲器尋址粒度為字節(jié)。數(shù)據(jù)存儲以32位字對準。采用32位定長指令格式,采用Load/Store結構,ALU指令采用三地址...
上傳時間: 2013-12-11
上傳用戶:源弋弋
資源簡介:硬件描述語言,verilog HDL,實現(xiàn)了解碼器的設計
上傳時間: 2013-12-22
上傳用戶:sclyutian
資源簡介:CRC校驗串行實現(xiàn)方法,verilog源碼,利用反饋線性移位寄存器的方法,實現(xiàn)簡單,適用于串行通信協(xié)議中的CRC校驗.
上傳時間: 2014-11-24
上傳用戶:朗朗乾坤
資源簡介:verilog語言實現(xiàn)的Hamming(3,7)編碼器,可用于FPGA實現(xiàn)
上傳時間: 2016-05-09
上傳用戶:lmeeworm
資源簡介:用verilog語言實現(xiàn)了8BIT編碼器.
上傳時間: 2016-07-15
上傳用戶:lgnf
資源簡介:用verilog語言實現(xiàn)了常用3-8譯碼器.
上傳時間: 2014-01-19
上傳用戶:xg262122
資源簡介:用verilog語言實現(xiàn)了全加器,可綜合可仿真通過
上傳時間: 2013-12-25
上傳用戶:love1314
資源簡介:使用verilog 語言產(chǎn)生PWM波。只需要使用處理器或內核直接配置相應的寄存器就可以輸出PWM波。
上傳時間: 2017-01-03
上傳用戶:zsjzc
資源簡介:使用verilog語言編寫的使用SPI總線設置頻率LM2346,可通過設置其R寄存器對其輸出頻率進行設置(需相應的射頻電路相配合)。
上傳時間: 2017-04-08
上傳用戶:二驅蚊器
資源簡介:用verilog實現(xiàn)的移位寄存器,可以實現(xiàn)左移、右移等功能
上傳時間: 2014-01-23
上傳用戶:520
資源簡介:ep2c5 實現(xiàn) 邏輯門 verilog語言,quartus 2 仿真
上傳時間: 2017-06-18
上傳用戶:開懷常笑
資源簡介:這是一個FPGA的實驗源碼,可以實現(xiàn)對一段音樂的播放。用verilog語言編寫的,對初學者會有一定的幫助。
上傳時間: 2013-09-01
上傳用戶:13215175592
資源簡介:流密碼算法的實現(xiàn),通過用線性移位寄存器設計密鑰流產(chǎn)生器,然后用該密鑰對美國《獨立宣言》這段英文進行加密
上傳時間: 2013-12-28
上傳用戶:ikemada
資源簡介:[VHDL經(jīng)典設計26例]--在xilinx芯片上調試通過--[01--1位全加器][02--2選1多路選擇器][03--8位硬件加法器][04--7段數(shù)碼顯示譯碼器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--內部三態(tài)總線][8--含清零和同步時鐘使能的4位加法計數(shù)器][9--數(shù)控分頻器][1...
上傳時間: 2014-09-06
上傳用戶:han_zh
資源簡介:用 FPGA 可編程器件和 VHDL 硬件描述語言來實現(xiàn) Flash 編程器
上傳時間: 2013-08-10
上傳用戶:450976175
資源簡介:fpga-jpeg-verilog在fpga平臺使用verilog語言進行jpeg算法實現(xiàn)
上傳時間: 2013-08-28
上傳用戶:zoudejile
資源簡介:采用verilog語言,實現(xiàn)了FPGA控制視頻芯片的數(shù)據(jù)采集,并將數(shù)據(jù)按幀存儲起來
上傳時間: 2013-09-01
上傳用戶:喵米米米
資源簡介:數(shù)控振蕩器的頻率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL語言描述,集成在一個模塊中,提供VHDL源程序供大家學習和討論。\r\n
上傳時間: 2013-09-04
上傳用戶:a471778
資源簡介:以C語言利用PIC12C508A讀寫MII Phy的寄存器
上傳時間: 2013-12-11
上傳用戶:wcl168881111111
資源簡介:用匯編語言實現(xiàn)將bx寄存器的內容以10進制形式在顯示器上輸出使用遞歸算法,共45條指令程序在masm5.1 link3.60 環(huán)境下調試通過
上傳時間: 2014-01-24
上傳用戶:bakdesec
資源簡介:電子拔河游戲的實現(xiàn), 二極管,移位寄存器和計數(shù)器的實現(xiàn)
上傳時間: 2014-12-01
上傳用戶:yzy6007
資源簡介:本程序是用匯編語言實現(xiàn)數(shù)字時鐘功能的.通過修改8259中斷控制器的中斷屏蔽寄存器(21H號端口) 打開時間中斷, 實時中斷, 鍵盤中斷
上傳時間: 2015-03-31
上傳用戶:manking0408
資源簡介:用vhdl實現(xiàn)雙向移位寄存器 仿真環(huán)境MAXPLUS-II,QUARTUS-
上傳時間: 2015-04-03
上傳用戶:wab1981