用Verilog實(shí)現(xiàn)的移位寄存器，可以實(shí)現(xiàn)左移、右移等功能
資源簡(jiǎn)介：用Verilog實(shí)現(xiàn)的移位寄存器，可以實(shí)現(xiàn)左移、右移等功能
上傳時(shí)間： 2014-01-23
上傳用戶：520
資源簡(jiǎn)介：用vhdl實(shí)現(xiàn)雙向移位寄存器 仿真環(huán)境MAXPLUS-II，QUARTUS-
上傳時(shí)間： 2015-04-03
上傳用戶：wab1981
資源簡(jiǎn)介：用VHDL編的移位寄存器,具有置位,清零,裝載,方向功能.~
上傳時(shí)間： 2013-12-26
上傳用戶：小鵬
資源簡(jiǎn)介：用Verilog實(shí)現(xiàn)的記時(shí)器程序,在Quartus II上編譯通過(guò)并成功運(yùn)行
上傳時(shí)間： 2013-12-17
上傳用戶：GHF
資源簡(jiǎn)介：用匯編語(yǔ)言實(shí)現(xiàn)將bx寄存器的內(nèi)容以10進(jìn)制形式在顯示器上輸出使用遞歸算法,共45條指令程序在masm5.1 link3.60 環(huán)境下調(diào)試通過(guò)
上傳時(shí)間： 2014-01-24
上傳用戶：bakdesec
資源簡(jiǎn)介：電子拔河游戲的實(shí)現(xiàn), 二極管,移位寄存器和計(jì)數(shù)器的實(shí)現(xiàn)
上傳時(shí)間： 2014-12-01
上傳用戶：yzy6007
資源簡(jiǎn)介：用Verilog實(shí)現(xiàn)的搶答器程序,在Quartus II上編譯通過(guò)并成功運(yùn)行
上傳時(shí)間： 2014-01-14
上傳用戶：sunjet
資源簡(jiǎn)介：通用串口收發(fā)器的移位寄存器 是Verilog hDl編寫(xiě)
上傳時(shí)間： 2017-04-18
上傳用戶：cooran
資源簡(jiǎn)介：用單片機(jī)實(shí)現(xiàn)的自動(dòng)撥號(hào)器
上傳時(shí)間： 2013-04-15
上傳用戶：eeworm
資源簡(jiǎn)介：專(zhuān)輯類(lèi)-單片機(jī)專(zhuān)輯-258冊(cè)-4.20G 用單片機(jī)實(shí)現(xiàn)的自動(dòng)撥號(hào)器-5頁(yè)-0.1M.pdf
上傳時(shí)間： 2013-04-24
上傳用戶：zhangjt
資源簡(jiǎn)介：用Verilog實(shí)現(xiàn)的以太網(wǎng)接口!!!!!!!!!!!!!!!!!!
上傳時(shí)間： 2013-07-13
上傳用戶：LSPSL
資源簡(jiǎn)介：用Verilog實(shí)現(xiàn)的串口收發(fā)數(shù)據(jù)程序，已經(jīng)調(diào)試通過(guò)
上傳時(shí)間： 2013-08-21
上傳用戶：lixinxiang
資源簡(jiǎn)介：用fpga實(shí)現(xiàn)的DA轉(zhuǎn)換器，有說(shuō)明和源碼，VDHL文件。\\r\\nA PLD Based Delta-Sigma DAC\\r\\nDelta-Sigma modulation is the simple, yet powerful,\\r\\ntechnique responsible for the extraordinary\\r\\nperformance and low cost of today s audio CD\\r\\...
上傳時(shí)間： 2013-08-22
上傳用戶：dudu1210004
資源簡(jiǎn)介：用richtext實(shí)現(xiàn)的文本編輯器
上傳時(shí)間： 2014-01-03
上傳用戶：日光微瀾
資源簡(jiǎn)介：用Verilog實(shí)現(xiàn)的四乘四鍵盤(pán)程序,在Quartus II上編譯通過(guò)并成功
上傳時(shí)間： 2015-05-13
上傳用戶：ruan2570406
資源簡(jiǎn)介：此代碼是用Verilog實(shí)現(xiàn)的以太網(wǎng)接口,在此基礎(chǔ)上做修改,可以作為一般的以太網(wǎng)接口程序開(kāi)發(fā).
上傳時(shí)間： 2014-01-20
上傳用戶：zhichenglu
資源簡(jiǎn)介：16位的移位寄存器，加上testbench,可以在modelsim里面運(yùn)行~
上傳時(shí)間： 2015-07-18
上傳用戶：璇珠官人
資源簡(jiǎn)介：用delphi實(shí)現(xiàn)的文本閱讀器的開(kāi)發(fā),如windows里的記事本有相似的地方,希望對(duì)大家會(huì)有所幫助
上傳時(shí)間： 2014-11-28
上傳用戶：pkkkkp
資源簡(jiǎn)介：這是我下的一個(gè)用Verilog實(shí)現(xiàn)的除法代碼
上傳時(shí)間： 2015-10-01
上傳用戶：zhuoying119
資源簡(jiǎn)介：這是一個(gè)用Verilog實(shí)現(xiàn)的除法器代碼。
上傳時(shí)間： 2013-12-28
上傳用戶：wmwai1314
資源簡(jiǎn)介：用vc++實(shí)現(xiàn)的xvid編碼器實(shí)現(xiàn)的壓縮解壓縮
上傳時(shí)間： 2013-12-22
上傳用戶：xauthu
資源簡(jiǎn)介：利用Matlab編寫(xiě)求取4級(jí)移位寄存器的M序列 設(shè)初始序列為:1 1 1 1 通過(guò)一個(gè)四級(jí)的移位寄存器,其中在第三級(jí)有負(fù)反饋(一個(gè)模二加法),即將序列的第三位和第四位相加(如序列1 1 1 1經(jīng)移位寄存器第一次移位后為0 1 1 1)的值再賦到第一位. 序列的周期為16.
上傳時(shí)間： 2016-02-14
上傳用戶：tfyt
資源簡(jiǎn)介：用Verilog實(shí)現(xiàn)的電子日歷程序,在Quartus II上編譯通過(guò)并成功實(shí)現(xiàn)
上傳時(shí)間： 2014-01-08
上傳用戶：fhzm5658
資源簡(jiǎn)介：用Verilog實(shí)現(xiàn)的串口異步通信，適用于RS232
上傳時(shí)間： 2016-03-31
上傳用戶：tb_6877751
資源簡(jiǎn)介：一個(gè)用Verilog實(shí)現(xiàn)的fpga上的uart接口模塊，包括測(cè)試模塊和實(shí)體，并實(shí)現(xiàn)了輸出接口和狀態(tài)接口。
上傳時(shí)間： 2014-07-19
上傳用戶：gengxiaochao
資源簡(jiǎn)介：用vhdl寫(xiě)的有關(guān)寄存器的源代碼，適合于硬件開(kāi)發(fā)入門(mén)。
上傳時(shí)間： 2016-05-03
上傳用戶：源碼3
資源簡(jiǎn)介：用單片機(jī)實(shí)現(xiàn)的音樂(lè)播放器圖和程序 用單片機(jī)實(shí)現(xiàn)的音樂(lè)播放器圖和程序
上傳時(shí)間： 2013-12-02
上傳用戶：zhaoq123
資源簡(jiǎn)介：用vhdl實(shí)現(xiàn)的分頻器，可產(chǎn)生任意對(duì)主時(shí)鐘的分頻，從而是實(shí)現(xiàn)不同頻率pwm的控制
上傳時(shí)間： 2016-06-01
上傳用戶：6546544
資源簡(jiǎn)介：用fpga實(shí)現(xiàn)的DA轉(zhuǎn)換器，有說(shuō)明和源碼，VDHL文件。 A PLD Based Delta-Sigma DAC Delta-Sigma modulation is the simple, yet powerful, technique responsible for the extraordinary performance and low cost of today s audio CD players. The simple...
上傳時(shí)間： 2016-06-10
上傳用戶：bjgaofei
資源簡(jiǎn)介：用FPGA實(shí)現(xiàn)的ADC采樣器，用VHDL編寫(xiě)，8個(gè)模擬信號(hào)通道地址,8位數(shù)據(jù)輸出
上傳時(shí)間： 2014-01-10
上傳用戶：星仔
