用VHDL編的移位寄存器,具有置位,清零,裝載,方向功能.~
資源簡介:用VHDL編的移位寄存器,具有置位,清零,裝載,方向功能.~
上傳時間: 2013-12-26
上傳用戶:小鵬
資源簡介:用VHDL實現(xiàn)雙向移位寄存器 仿真環(huán)境MAXPLUS-II,QUARTUS-
上傳時間: 2015-04-03
上傳用戶:wab1981
資源簡介:用VHDL寫的有關(guān)寄存器的源代碼,適合于硬件開發(fā)入門。
上傳時間: 2016-05-03
上傳用戶:源碼3
資源簡介:用Verilog實現(xiàn)的移位寄存器,可以實現(xiàn)左移、右移等功能
上傳時間: 2014-01-23
上傳用戶:520
資源簡介:用VHDL編的編碼器,具有多種功能,希望呢溫暖感跟大家共享~!
上傳時間: 2015-10-22
上傳用戶:大三三
資源簡介:74HC595具有一個8位串行輸入并行輸出的移位寄存器和一個8位輸出
上傳時間: 2017-04-22
上傳用戶:變形金剛
資源簡介:非常實用的基于VHDL的移位寄存器實驗,適合感興趣的學(xué)習(xí)者學(xué)習(xí),可以提高自己的能力,大家可以多交流哈
上傳時間: 2022-05-10
上傳用戶:
資源簡介:用VHDL編的簡易CPU,可完成加減乘法移位等功能
上傳時間: 2013-12-24
上傳用戶:ccclll
資源簡介:用89C51串行口外接CD4094移位寄存器擴(kuò)展8位并行口,8位并行口的每位都接一個發(fā)光二極管,要求發(fā)光二極管從左到右以一定延遲輪流顯示,并不斷循環(huán)。
上傳時間: 2013-12-20
上傳用戶:pkkkkp
資源簡介:用Java編的文件選擇器,可以選擇本機(jī)上的其他文件。
上傳時間: 2015-02-22
上傳用戶:eclipse
資源簡介:這是一個用VHDL編的多功能電子秒表,可以記錄幾個人的時間,并且可以在跑秒的時候查看記錄。。〔原創(chuàng)〕
上傳時間: 2014-01-09
上傳用戶:kristycreasy
資源簡介:16位的移位寄存器,加上testbench,可以在modelsim里面運(yùn)行~
上傳時間: 2015-07-18
上傳用戶:璇珠官人
資源簡介:這是一個用VHDL編的一個計數(shù)時鐘的設(shè)計,程序各個模塊都有,希望和大家多多交流
上傳時間: 2013-12-04
上傳用戶:stewart·
資源簡介:用VHDL編的洗衣機(jī)程序,用于PCB硬件設(shè)計,可在PCB上演示
上傳時間: 2013-12-31
上傳用戶:saharawalker
資源簡介:用JAVA編的畫圖編輯器的代碼,十分基礎(chǔ),可供JAVA初學(xué)者學(xué)習(xí)
上傳時間: 2014-02-17
上傳用戶:qazxsw
資源簡介:利用Matlab編寫求取4級移位寄存器的M序列 設(shè)初始序列為:1 1 1 1 通過一個四級的移位寄存器,其中在第三級有負(fù)反饋(一個模二加法),即將序列的第三位和第四位相加(如序列1 1 1 1經(jīng)移位寄存器第一次移位后為0 1 1 1)的值再賦到第一位. 序列的周期為16.
上傳時間: 2016-02-14
上傳用戶:tfyt
資源簡介:用VHDL實現(xiàn)的分頻器,可產(chǎn)生任意對主時鐘的分頻,從而是實現(xiàn)不同頻率pwm的控制
上傳時間: 2016-06-01
上傳用戶:6546544
資源簡介:在EDA的MAX+PLUS II開發(fā)環(huán)境下用VHDL編寫的全加器
上傳時間: 2016-06-14
上傳用戶:tzl1975
資源簡介:用VHDL編的兩位BCD加法器用VHDL編的兩位BCD加法器
上傳時間: 2016-07-12
上傳用戶:英雄
資源簡介:用Java編的文本編輯器。 可以一看。
上傳時間: 2014-01-23
上傳用戶:zhouli
資源簡介:波形產(chǎn)生器:用VHDL編寫的波形產(chǎn)生器程序
上傳時間: 2013-12-22
上傳用戶:erkuizhang
資源簡介:VHDL編程 實現(xiàn)移位寄存器 左移動和右移動
上傳時間: 2017-01-21
上傳用戶:sxdtlqqjl
資源簡介:VHDL編程 實現(xiàn)移位寄存器。左移和右移
上傳時間: 2017-01-21
上傳用戶:GavinNeko
資源簡介:VHDL編程 實現(xiàn)移位寄存器。左移和右移
上傳時間: 2017-01-21
上傳用戶:aig85
資源簡介:通用串口收發(fā)器的移位寄存器 是verilog hDl編寫
上傳時間: 2017-04-18
上傳用戶:cooran
資源簡介:用EVC編的一個播放器源代碼,很小但適合初學(xué)者,有興趣的可以下載看看
上傳時間: 2014-01-21
上傳用戶:wangyi39
資源簡介:改程序的設(shè)計的是帶有并行置位的移位寄存器
上傳時間: 2013-12-27
上傳用戶:冇尾飛鉈
資源簡介:用VHDL編的一個程序,用來控制時鐘信號的頻率
上傳時間: 2013-12-23
上傳用戶:hongmo
資源簡介:16位帶有并行預(yù)置功能的右移移位寄存器,CLK1是時鐘信號, LOAD是并行數(shù)據(jù)使能信號,QB是串行輸出端口
上傳時間: 2013-04-24
上傳用戶:diamondsGQ
資源簡介:本電路實現(xiàn)是功能是一個兩位的移位寄存器。Asynch_in為輸入,Synch_out為輸出,clock是時鐘,reset為異步復(fù)位信號。
上傳時間: 2016-06-12
上傳用戶:yalangya