這是一個用VHDL編的一個計數時鐘的設計,程序各個模塊都有,希望和大家多多交流
資源簡介：這是一個用VHDL編的一個計數時鐘的設計,程序各個模塊都有,希望和大家多多交流
上傳時間： 2013-12-04
上傳用戶：stewart·
資源簡介：這是一個用VHDL編的多功能電子秒表，可以記錄幾個人的時間，并且可以在跑秒的時候查看記錄。。〔原創〕
上傳時間： 2014-01-09
上傳用戶：kristycreasy
資源簡介：這是我用VC編的一個銀行管理系統，具有功能：儲戶開戶管理、用戶現金存取款操作、轉帳操作、打印報表、更改密碼、忘記密碼操作等，里面有說明文檔。
上傳時間： 2013-12-21
上傳用戶：ZJX5201314
資源簡介：這是我用VHDL語言，在fpga內部做了一個雙口ram的程序。我的郵箱：wleechina@163.com
上傳時間： 2013-09-02
上傳用戶：jhksyghr
資源簡介：這是我用VHDL語言，在fpga內部做了一個雙口ram的程序。我的郵箱：wleechina@163.com
上傳時間： 2015-07-13
上傳用戶：gmh1314
資源簡介：這是個用VHDL寫的測頻源程序,最大可測10M,你可以任意修改,但請你更新后發一份給我
上傳時間： 2015-11-20
上傳用戶：liglechongchong
資源簡介：這是分別用VHDL和verilog語言編寫的源程序，里邊還附上了生成的電路器件圖。
上傳時間： 2014-01-23
上傳用戶：123456wh
資源簡介：這是本人用Matlab實現音頻噪聲濾除的試驗，要求分析并選用適當濾波器
上傳時間： 2013-12-03
上傳用戶：wangzhen1990
資源簡介：這是我用來搜索序列中目標段的代碼～ 注：其中有些地址，需要自己修改。
上傳時間： 2013-12-18
上傳用戶：hgy9473
資源簡介：這是我用hoho5.2.0.6引擎寫的坦克游戲,采用c語言,寫了個矩形碰撞函數可以方便游戲里處理碰撞事件.游戲寫的很簡單.對想熟悉hoho引擎或游戲編程的人有很大的幫助
上傳時間： 2016-07-07
上傳用戶：bcjtao
資源簡介：自己開發的一個網站數據庫系統,希望和大家一塊交流學習
上傳時間： 2016-08-16
上傳用戶：wfeel
資源簡介：智能簡易往返小車的匯編程序。各個部分都有希望游用
上傳時間： 2016-06-28
上傳用戶：ma1301115706
資源簡介：93C46讀寫程序 很不錯的程序希望和大家一起交流
上傳時間： 2015-04-04
上傳用戶：gyq
資源簡介：uCOS移植2812源碼,希望以后大家多多交流,這樣我們才能取得更大的進步
上傳時間： 2015-08-03
上傳用戶：520
資源簡介：讀卡器驅動調用DLL的詳細例子,希望和大家一起交流.
上傳時間： 2014-01-13
上傳用戶：戀天使569
資源簡介：java做的貪食蛇的游戲源碼,其中各個模塊都有，親自測驗通過
上傳時間： 2013-12-18
上傳用戶：270189020
資源簡介：這是關于labview的一個畫實時曲線的一個例子，非常實用，希望和大家多多交流
上傳時間： 2016-08-26
上傳用戶：黑漆漆
資源簡介：很好的齒輪cad參數化設計程序，能夠進行直齒輪和斜齒輪的參數化設計和cad繪圖輸出
上傳時間： 2016-03-06
上傳用戶：sz_hjbf
資源簡介：這是一個用VHDL語言編寫的mp3編解碼實現。
上傳時間： 2016-12-15
上傳用戶：lepoke
資源簡介：這是一個用VB編的九九乘法表。很好用！
上傳時間： 2013-12-20
上傳用戶：
資源簡介：這是一個用Java編的可執行文件
上傳時間： 2015-02-22
上傳用戶：417313137
資源簡介：這是一個用VC++編的一個評優秀教師和優秀學生的程序。
上傳時間： 2015-02-25
上傳用戶：qiaoyue
資源簡介：這是一個用VC++編的一個員工管理的程序。
上傳時間： 2014-01-02
上傳用戶：Ants
資源簡介：這是一個用VC編的解壓包，內容為兩個程序例子，內容涉及大量算法，和系統函數。
上傳時間： 2013-12-18
上傳用戶：zhaiye
資源簡介：這是一個用matlab編的ampreshm
上傳時間： 2015-03-26
上傳用戶：15071087253
資源簡介：這是一個用JAVA編的APPLET小應用程序,可以在IE中運行的一個小游戲.
上傳時間： 2015-04-19
上傳用戶：ggwz258
資源簡介：這是一個用matlab編的生成最基本神經網絡的實例.
上傳時間： 2015-04-27
上傳用戶：xiaoxiang
資源簡介：這是用VHDL語言(硬件描述語言)寫的一個二維 8*8塊的離散余弦變換(DCT)以及反變換(IDCT).全同步設計,低門數.可以用于多媒體及打印應用領域.
上傳時間： 2015-06-03
上傳用戶：caiiicc
資源簡介：數字均衡器是通訊信道抗碼間干擾的重要環節,這是一個用VHDL寫的代碼以及用SYNPLIFY8.0綜合的RTL電路圖 它包含三個模塊FILTER,ERR_DECISION,ADJUST 希望對大家有用.
上傳時間： 2015-06-09
上傳用戶：cazjing
資源簡介：這是一個用VHDL層次化設計的一個九九乘法表源文件,還包含仿真波形
上傳時間： 2013-12-18
上傳用戶：ainimao
