相 關(guān) 資 源

• 用VERILOG語(yǔ)言實(shí)現(xiàn)了全加器,可綜合可仿真通過免費(fèi)下載

  資源簡(jiǎn)介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 用VERILOG語(yǔ)言實(shí)現(xiàn)了常用3-8譯碼器.免費(fèi)下載

  資源簡(jiǎn)介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 采用VERILOG語(yǔ)言,實(shí)現(xiàn)了FPGA控制視頻芯片的數(shù)據(jù)采集,并將數(shù)據(jù)按幀存儲(chǔ)起來免費(fèi)下載

  資源簡(jiǎn)介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 采用VERILOG語(yǔ)言,實(shí)現(xiàn)了FPGA控制視頻芯片的數(shù)據(jù)采集,并將數(shù)據(jù)按幀存儲(chǔ)起來免費(fèi)下載

  資源簡(jiǎn)介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 用VERILOG語(yǔ)言實(shí)現(xiàn)了一個(gè)8bit的超前進(jìn)位加法器免費(fèi)下載

  資源簡(jiǎn)介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 用VERILOG語(yǔ)言實(shí)現(xiàn)了8BIT編碼器.免費(fèi)下載

  資源簡(jiǎn)介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 用VERILOG語(yǔ)言實(shí)現(xiàn)了J-K觸發(fā)器,可綜合可仿真通過免費(fèi)下載

  資源簡(jiǎn)介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 采用VERILOG語(yǔ)言實(shí)現(xiàn)了8255A的功能免費(fèi)下載

  資源簡(jiǎn)介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 這是一個(gè)用C語(yǔ)言實(shí)現(xiàn)了DES加密功能的程序免費(fèi)下載

  資源簡(jiǎn)介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 這是一個(gè)用VHDL語(yǔ)言實(shí)現(xiàn)了DES加密功能的程序免費(fèi)下載

  資源簡(jiǎn)介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 用VHDL語(yǔ)言實(shí)現(xiàn)了DES加密算法免費(fèi)下載

  資源簡(jiǎn)介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 用C語(yǔ)言實(shí)現(xiàn)對(duì)經(jīng)典的MUSIC算法的仿真免費(fèi)下載

  資源簡(jiǎn)介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 用VERILOG語(yǔ)言實(shí)現(xiàn)信號(hào)發(fā)生器免費(fèi)下載

  資源簡(jiǎn)介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 用VERILOG語(yǔ)言實(shí)現(xiàn)DCT編解碼 附有DCT的說明免費(fèi)下載

  資源簡(jiǎn)介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 一個(gè)用VERILOG語(yǔ)言實(shí)現(xiàn)的包含：鍵盤掃描免費(fèi)下載

  資源簡(jiǎn)介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 用匯編語(yǔ)言實(shí)現(xiàn)了計(jì)算器的功能。實(shí)驗(yàn)已經(jīng)通過免費(fèi)下載

  資源簡(jiǎn)介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 利用VERILOGＨＤＬ語(yǔ)言實(shí)現(xiàn)ＬＣＤ的驅(qū)動(dòng)編程免費(fèi)下載

  資源簡(jiǎn)介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 使用VERILOG語(yǔ)言實(shí)現(xiàn)FPGA下的SPI的主機(jī)模式，波特率為晶振時(shí)鐘的五分之一，發(fā)送穩(wěn)定免費(fèi)下載

  資源簡(jiǎn)介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 使用VERILOG語(yǔ)言實(shí)現(xiàn)FPGA上的串口程序編寫，可實(shí)現(xiàn)9600波特率下的收發(fā)功能免費(fèi)下載

  資源簡(jiǎn)介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 用VERILOG語(yǔ)言實(shí)現(xiàn)了qpsk選相方法的實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 用VHDL語(yǔ)言實(shí)現(xiàn)的除法器免費(fèi)下載

  資源簡(jiǎn)介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 這是一個(gè)用vHDL語(yǔ)言實(shí)現(xiàn)的移位器免費(fèi)下載

  資源簡(jiǎn)介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 一個(gè)用VHDL語(yǔ)言編寫的全加器免費(fèi)下載

  資源簡(jiǎn)介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 用VHDL實(shí)現(xiàn)的除法器,非常好使,仿真通過了免費(fèi)下載

  資源簡(jiǎn)介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 介紹了如何用VERILOG語(yǔ)言實(shí)現(xiàn)處理器部件uart免費(fèi)下載

  資源簡(jiǎn)介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 用VERILOG語(yǔ)言實(shí)現(xiàn)的ARM7處理器的標(biāo)準(zhǔn)內(nèi)核的源代碼程序,nnARM, 具有很好的參考價(jià)值免費(fèi)下載

  資源簡(jiǎn)介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 一個(gè)pci接口的硬件描述語(yǔ)言的實(shí)現(xiàn)源代碼,用VERILOG語(yǔ)言實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 用VERILOG語(yǔ)言實(shí)現(xiàn)的數(shù)據(jù)加密標(biāo)準(zhǔn)代碼,在QUARTUS5.1上仿真過免費(fèi)下載

  資源簡(jiǎn)介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 這是一篇介紹用VERILOG語(yǔ)言實(shí)現(xiàn)viterbi譯碼和rake接收機(jī)的文章免費(fèi)下載

  資源簡(jiǎn)介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 基于DDS原理的正弦信號(hào)發(fā)生器。用VERILOG語(yǔ)言實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：