相 關(guān) 資 源

• 基于VHDL編寫(xiě)的DDR-SDRAM控制器的編程免費(fèi)下載

  資源簡(jiǎn)介：基于VHDL編寫(xiě)的DDR-SDRAM控制器的編程，目前是業(yè)界常用的RAM控制器

  標(biāo)簽： DDR-SDRAM VHDL 編寫(xiě) 控制器

  上傳時(shí)間： 2017-01-19

  上傳用戶(hù)：lz4v4

• 基于VHDL編寫(xiě)的SDR-SDRAM控制器的編程免費(fèi)下載

  資源簡(jiǎn)介：基于VHDL編寫(xiě)的SDR-SDRAM控制器的編程，目前是業(yè)界常用的RAM控制器

  標(biāo)簽： SDR-SDRAM VHDL 編寫(xiě) 控制器

  上傳時(shí)間： 2017-01-19

  上傳用戶(hù)：Ants

• DDR SDRAM控制器的VHDL源代碼免費(fèi)下載

  資源簡(jiǎn)介：DDR SDRAM控制器的VHDL源代碼，含詳細(xì)設(shè)計(jì)文檔。 The DDR, DCM, and SelectI/O&#8482 features in the Virtex&#8482 -II architecture make it the perfect choice for implementing a controller of a Double Data Rate (DDR) SDRAM. The Digital Clock M...

  標(biāo)簽： SDRAM VHDL DDR 控制器

  上傳時(shí)間： 2014-11-01

  上傳用戶(hù)：l254587896

• ISE MIG1.6 生成的DDR SDRAM控制器代碼（含TESHBENCH）免費(fèi)下載

  資源簡(jiǎn)介：ISE MIG1.6 生成的DDR SDRAM控制器代碼（含TESHBENCH）

  標(biāo)簽： TESHBENCH SDRAM ISE 1.6

  上傳時(shí)間： 2014-11-09

  上傳用戶(hù)：hakim

• 用VHDL編寫(xiě)DDR SDRAM Controller的源代碼免費(fèi)下載

  資源簡(jiǎn)介：用VHDL編寫(xiě)DDR SDRAM Controller的源代碼

  標(biāo)簽： Controller SDRAM VHDL DDR

  上傳時(shí)間： 2013-12-19

  上傳用戶(hù)：hn891122

• 這是我從網(wǎng)上找到的用VHDL語(yǔ)言寫(xiě)的sdram控制器的代碼。我的郵箱：wleechina@163.com免費(fèi)下載

  資源簡(jiǎn)介：這是我從網(wǎng)上找到的用VHDL語(yǔ)言寫(xiě)的sdram控制器的代碼。我的郵箱：wleechina@163.com

  標(biāo)簽： wleechina sdram VHDL 163

  上傳時(shí)間： 2014-10-10

  上傳用戶(hù)：chfanjiang

• DDR RAM控制器的VHDL源碼免費(fèi)下載

  資源簡(jiǎn)介：DDR RAM控制器的VHDL源碼，實(shí)現(xiàn)平臺(tái)是Lattice FPGA，功能驗(yàn)證通過(guò)

  標(biāo)簽： VHDL DDR RAM 控制器

  上傳時(shí)間： 2015-09-18

  上傳用戶(hù)：kytqcool

• 基于VHDL語(yǔ)言的實(shí)用電梯控制器的設(shè)計(jì) 源程序經(jīng)Xilinx公司的Foundation軟件仿真免費(fèi)下載

  資源簡(jiǎn)介：基于VHDL語(yǔ)言的實(shí)用電梯控制器的設(shè)計(jì) 源程序經(jīng)Xilinx公司的Foundation軟件仿真

  標(biāo)簽： Foundation Xilinx VHDL 語(yǔ)言

  上傳時(shí)間： 2013-12-20

  上傳用戶(hù)：gyq

• SDRAM控制器的VHDL實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：SDRAM控制器的VHDL實(shí)現(xiàn)，pdf格式，有需要多的，聯(lián)系我

  標(biāo)簽： SDRAM VHDL 控制器

  上傳時(shí)間： 2014-12-01

  上傳用戶(hù)：sz_hjbf

• 基于VHDL語(yǔ)言的實(shí)用電梯控制器的設(shè)計(jì) 基于VHDL語(yǔ)言的實(shí)用電梯控制器的設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：基于VHDL語(yǔ)言的實(shí)用電梯控制器的設(shè)計(jì) 基于VHDL語(yǔ)言的實(shí)用電梯控制器的設(shè)計(jì)

  標(biāo)簽： VHDL 語(yǔ)言 電梯控制器

  上傳時(shí)間： 2014-11-28

  上傳用戶(hù)：han_zh

• SDRAM控制器的設(shè)計(jì)與VHDL實(shí)現(xiàn) 是pdf格式的。在工程中實(shí)現(xiàn)過(guò)免費(fèi)下載

  資源簡(jiǎn)介：SDRAM控制器的設(shè)計(jì)與VHDL實(shí)現(xiàn) 是pdf格式的。在工程中實(shí)現(xiàn)過(guò)

  標(biāo)簽： SDRAM VHDL 控制器

  上傳時(shí)間： 2016-04-23

  上傳用戶(hù)：zjf3110

• 基于FPGA的SDRAM控制器的設(shè)計(jì)和實(shí)現(xiàn),還比較好勒.免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的SDRAM控制器的設(shè)計(jì)和實(shí)現(xiàn),還比較好勒.

  標(biāo)簽： SDRAM FPGA 控制器 比較

  上傳時(shí)間： 2016-05-08

  上傳用戶(hù)：jqy_china

• 基于Xilinx Spartan系列開(kāi)發(fā)板的DDR SDRAM設(shè)計(jì)方案及經(jīng)驗(yàn)總結(jié)!免費(fèi)下載

  資源簡(jiǎn)介：基于Xilinx Spartan系列開(kāi)發(fā)板的DDR SDRAM設(shè)計(jì)方案及經(jīng)驗(yàn)總結(jié)!

  標(biāo)簽： Spartan Xilinx SDRAM DDR

  上傳時(shí)間： 2016-09-29

  上傳用戶(hù)：hopy

• 基于Verilog的完整SDRAM控制器時(shí)序代碼免費(fèi)下載

  資源簡(jiǎn)介：基于Verilog的完整SDRAM控制器時(shí)序代碼

  標(biāo)簽： Verilog SDRAM 控制器 代碼

  上傳時(shí)間： 2017-01-17

  上傳用戶(hù)：exxxds

• 對(duì)于想編寫(xiě)sdram控制器的人來(lái)說(shuō)免費(fèi)下載

  資源簡(jiǎn)介：對(duì)于想編寫(xiě)sdram控制器的人來(lái)說(shuō)，值得借鑒

  標(biāo)簽： sdram 編寫(xiě) 控制器

  上傳時(shí)間： 2013-12-17

  上傳用戶(hù)：xwd2010

• SDRAM控制器的VHDL代碼在FGPA中的綜合與實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：SDRAM控制器的VHDL代碼在FGPA中的綜合與實(shí)現(xiàn)

  標(biāo)簽： SDRAM FGPA VHDL 控制器

  上傳時(shí)間： 2013-12-01

  上傳用戶(hù)：shinesyh

• DDR RAM控制器的VHDL源碼, 實(shí)現(xiàn)平臺(tái)是Lattice FPGA免費(fèi)下載

  資源簡(jiǎn)介：DDR RAM控制器的VHDL源碼, 實(shí)現(xiàn)平臺(tái)是Lattice FPGA

  標(biāo)簽： Lattice FPGA VHDL DDR

  上傳時(shí)間： 2014-01-14

  上傳用戶(hù)：kbnswdifs

• 基于FPGA的SDRAM控制器的設(shè)計(jì)與實(shí)現(xiàn)簡(jiǎn)介免費(fèi)下載

  資源簡(jiǎn)介：該文檔為基于FPGA的SDRAM控制器的設(shè)計(jì)與實(shí)現(xiàn)簡(jiǎn)介文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………

  標(biāo)簽： fpga sdram 控制器

  上傳時(shí)間： 2021-11-23

  上傳用戶(hù)：

• 基于FPGA的邊界掃描控制器的設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：隨著印制電路板功能的日益增強(qiáng)，結(jié)構(gòu)日趨復(fù)雜，系統(tǒng)中各個(gè)功能單元之間的連線(xiàn)間距越來(lái)越細(xì)密，基于探針的電路系統(tǒng)測(cè)試方法已經(jīng)很難滿(mǎn)足現(xiàn)在的測(cè)試需要。邊界掃描測(cè)試(BST)技術(shù)通過(guò)將邊界掃描寄存器單元安插在集成電路內(nèi)部的每個(gè)引腳上，相當(dāng)于設(shè)置了施加激勵(lì)...

  標(biāo)簽： FPGA 邊界掃描 控制器

  上傳時(shí)間： 2013-07-20

  上傳用戶(hù)：hewenzhi

• lattice sdram 控制器的源碼免費(fèi)下載

  資源簡(jiǎn)介：lattice sdram 控制器的源碼，VHDL語(yǔ)言編碼 包括仿真文件

  標(biāo)簽： lattice sdram 控制器 源碼

  上傳時(shí)間： 2015-09-28

  上傳用戶(hù)：鳳臨西北

• 基于FPGA的磁盤(pán)陣列控制器的硬件設(shè)計(jì)與實(shí)現(xiàn).rar免費(fèi)下載

  資源簡(jiǎn)介：隨著存儲(chǔ)技術(shù)的迅速發(fā)展，存儲(chǔ)業(yè)務(wù)需求的不斷增長(zhǎng)，獨(dú)立的磁盤(pán)冗余陣列可利用多個(gè)磁盤(pán)并行存取提高存儲(chǔ)系統(tǒng)的性能。磁盤(pán)陣列技術(shù)采用硬件和軟件兩種方式實(shí)現(xiàn)，軟件RAID（Redundant Array of Independent Disks）主要利用操作系統(tǒng)提供的軟件實(shí)現(xiàn)磁盤(pán)冗余陣列功...

  標(biāo)簽： FPGA 磁盤(pán)陣列 控制器

  上傳時(shí)間： 2013-04-24

  上傳用戶(hù)：jeffery

• 基于ARM的斷路器智能控制器的研究免費(fèi)下載

  資源簡(jiǎn)介：智能控制器是智能斷路器的核心，不僅具有普通脫扣器的各種保護(hù)功能，而且還具有實(shí)時(shí)參數(shù)顯示、故障記憶和查詢(xún)、自診斷等多項(xiàng)功能。在回顧和總結(jié)了智能斷路器的發(fā)展歷程后，討論了當(dāng)前智能斷路器的發(fā)展趨勢(shì)，提出了基于ARM的斷路器智能控制器的研究。本論文介...

  標(biāo)簽： ARM 斷路器 智能控制器

  上傳時(shí)間： 2013-06-10

  上傳用戶(hù)：yy307115118

• 基于FPGA的VGA圖像控制器的設(shè)計(jì)與實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的VGA圖像控制器的設(shè)計(jì)與實(shí)現(xiàn)

  標(biāo)簽： FPGA VGA 圖像控制器

  上傳時(shí)間： 2013-08-09

  上傳用戶(hù)：sclyutian

• 基于FPGA的VGA圖形控制器的實(shí)現(xiàn)方法免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的VGA圖形控制器的實(shí)現(xiàn)方法

  標(biāo)簽： FPGA VGA 圖形控制器 實(shí)現(xiàn)方法

  上傳時(shí)間： 2013-08-10

  上傳用戶(hù)：micheal158235

• nois中基于c的ddr等存儲(chǔ)器的checksum的實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：nois中基于c的ddr等存儲(chǔ)器的checksum的實(shí)現(xiàn).

  標(biāo)簽： checksum nois ddr 存儲(chǔ)器

  上傳時(shí)間： 2013-08-26

  上傳用戶(hù)：1966640071

• 基于ARM和FPGA的機(jī)器人運(yùn)動(dòng)控制器的實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：基于ARM和FPGA的機(jī)器人運(yùn)動(dòng)控制器的實(shí)現(xiàn)

  標(biāo)簽： FPGA ARM 機(jī)器人 運(yùn)動(dòng)控制器

  上傳時(shí)間： 2013-11-15

  上傳用戶(hù)：kinochen

• 基于DSP+FPGA的磁鐵電源控制器的設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：介紹了一種基于DSP和FPGA的磁鐵電源控制器的設(shè)計(jì)方案，闡述了該控制器硬件系統(tǒng)的組成，包括信號(hào)調(diào)理電路、中間數(shù)據(jù)處理部分、后端的驅(qū)動(dòng)電路。同時(shí)給出了DSP和FPGA之間通過(guò)SPI接口通信的具體流程和輸出PWM波形死區(qū)部分的控制流程。設(shè)計(jì)的磁鐵電源控制器有很好...

  標(biāo)簽： FPGA DSP 磁鐵 電源控制器

  上傳時(shí)間： 2014-01-27

  上傳用戶(hù)：suicoe

• 基于ARM嵌入式系統(tǒng)的擬人機(jī)器人控制器的設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：基于ARM嵌入式系統(tǒng)的擬人機(jī)器人控制器的設(shè)計(jì)論文

  標(biāo)簽： ARM 嵌入式系統(tǒng) 機(jī)器人控制器

  上傳時(shí)間： 2013-11-21

  上傳用戶(hù)：秦莞爾w

• 基于ARM和FPGA的機(jī)器人運(yùn)動(dòng)控制器的實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：基于ARM和FPGA的機(jī)器人運(yùn)動(dòng)控制器的實(shí)現(xiàn)

  標(biāo)簽： FPGA ARM 機(jī)器人 運(yùn)動(dòng)控制器

  上傳時(shí)間： 2013-10-14

  上傳用戶(hù)：7891

• 基于DSP+FPGA的磁鐵電源控制器的設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：介紹了一種基于DSP和FPGA的磁鐵電源控制器的設(shè)計(jì)方案，闡述了該控制器硬件系統(tǒng)的組成，包括信號(hào)調(diào)理電路、中間數(shù)據(jù)處理部分、后端的驅(qū)動(dòng)電路。同時(shí)給出了DSP和FPGA之間通過(guò)SPI接口通信的具體流程和輸出PWM波形死區(qū)部分的控制流程。設(shè)計(jì)的磁鐵電源控制器有很好...

  標(biāo)簽： FPGA DSP 磁鐵 電源控制器

  上傳時(shí)間： 2013-11-16

  上傳用戶(hù)：1051290259