采用VerilogHDL語(yǔ)言編寫的數(shù)字頻率計(jì)
資源簡(jiǎn)介：采用VerilogHDL語(yǔ)言編寫的數(shù)字頻率計(jì)
上傳時(shí)間： 2013-12-19
上傳用戶：Yukiseop
資源簡(jiǎn)介：采用Verilog HDL語(yǔ)言編寫的數(shù)字頻率計(jì)，被測(cè)波形分別為方波、三角波和正弦波；采用6個(gè)數(shù)碼管顯示結(jié)果，三檔量程可調(diào)，工程價(jià)值很高，
上傳時(shí)間： 2016-03-21
上傳用戶：kr770906
資源簡(jiǎn)介：一個(gè)有效位為4位的十進(jìn)制的數(shù)字頻率計(jì),VHDL語(yǔ)言編寫，已在硬件實(shí)驗(yàn)箱上實(shí)驗(yàn)通過。
上傳時(shí)間： 2013-12-22
上傳用戶：weixiao99
資源簡(jiǎn)介：基于FPGA的數(shù)字頻率計(jì)的設(shè)計(jì)11利用VHDL 硬件描述語(yǔ)言設(shè)計(jì),并在EDA(電子設(shè)計(jì)自動(dòng)化) 工具的幫助下,用大規(guī)模可編程邏輯器件(FPGA/ CPLD) 實(shí)現(xiàn)數(shù)字頻率計(jì)的設(shè)計(jì)原理及相關(guān)程序
上傳時(shí)間： 2013-08-06
上傳用戶：taozhihua1314
資源簡(jiǎn)介：用vhdl編寫的基于fpga的數(shù)字頻率計(jì)程序算法
上傳時(shí)間： 2013-09-07
上傳用戶：chfanjiang
資源簡(jiǎn)介：用vhdl編寫的基于fpga的數(shù)字頻率計(jì)程序算法
上傳時(shí)間： 2015-05-03
上傳用戶：ruixue198909
資源簡(jiǎn)介：本文采用matlab語(yǔ)言編寫了數(shù)字基帶傳輸系統(tǒng)的模擬實(shí)現(xiàn)，并分析了多徑傳播和加網(wǎng)孔時(shí)的輸出情況。
上傳時(shí)間： 2013-12-27
上傳用戶：wangyi39
資源簡(jiǎn)介：EDA基于VHDL語(yǔ)言的數(shù)字頻率計(jì)的設(shè)計(jì)及其仿真
上傳時(shí)間： 2017-05-10
上傳用戶：CSUSheep
資源簡(jiǎn)介：采用測(cè)頻法設(shè)計(jì)一個(gè)8位十進(jìn)制數(shù)字顯示的數(shù)字頻率計(jì)。測(cè)量范圍1-499999hz。
上傳時(shí)間： 2017-07-28
上傳用戶：Thuan
資源簡(jiǎn)介：基于FPGA的數(shù)字頻率計(jì)的設(shè)計(jì)11利用VHDL 硬件描述語(yǔ)言設(shè)計(jì),并在EDA(電子設(shè)計(jì)自動(dòng)化) 工具的幫助下,用大規(guī)模可編程邏輯器件(FPGA/ CPLD) 實(shí)現(xiàn)數(shù)字頻率計(jì)的設(shè)計(jì)原理及相關(guān)程序
上傳時(shí)間： 2013-11-25
上傳用戶：ruan2570406
資源簡(jiǎn)介：基于TMS320F2812的數(shù)字頻率計(jì)摘 要:采用多周期測(cè)量原理,即用標(biāo)準(zhǔn)頻率信號(hào)填充整數(shù)個(gè)周期的被測(cè)信號(hào),從而消除了被測(cè)信號(hào)±1的計(jì)數(shù)誤差,其測(cè)量精度僅與門控時(shí)間和標(biāo)準(zhǔn)頻率有關(guān),克服傳統(tǒng)的直接測(cè)頻或者直接測(cè)周法均不能全面滿足高精度要求的缺陷。選用TMS320F28...
上傳時(shí)間： 2014-10-14
上傳用戶：JIEWENYU
資源簡(jiǎn)介：用89C2051做的數(shù)字頻率計(jì)，有程序源代碼，單片機(jī)仿真、C語(yǔ)言工程。
上傳時(shí)間： 2017-03-04
上傳用戶：a673761058
資源簡(jiǎn)介：基于單片機(jī)的數(shù)字頻率計(jì)設(shè)計(jì)，定時(shí)器T0完成定時(shí)功能，T1采用計(jì)數(shù)功能
上傳時(shí)間： 2017-05-29
上傳用戶：671145514
資源簡(jiǎn)介：基于單片機(jī)的數(shù)字頻率計(jì)的設(shè)計(jì)
上傳時(shí)間： 2013-06-16
上傳用戶：eeworm
資源簡(jiǎn)介：專輯類-單片機(jī)專輯-258冊(cè)-4.20G 基于單片機(jī)的數(shù)字頻率計(jì)的設(shè)計(jì)-68頁(yè)-0.7M.pdf
上傳時(shí)間： 2013-07-09
上傳用戶：nbdedu
資源簡(jiǎn)介：介紹了一種運(yùn)用FPGA開發(fā)軟件Quartus II設(shè)計(jì)的數(shù)字頻率計(jì)。該數(shù)字頻率計(jì)的1 Hz～1 MHz輸入被測(cè)脈沖信號(hào)具有頻率測(cè)量、周期測(cè)量、脈寬測(cè)量和占空比測(cè)量等多種用途，其測(cè)試結(jié)果由3 只七段數(shù)碼
上傳時(shí)間： 2013-05-22
上傳用戶：qb1993225
資源簡(jiǎn)介：基于51單片機(jī)的數(shù)字頻率計(jì),里面有源代碼與proteus仿真模型，可以作為學(xué)習(xí)參考之用^_^
上傳時(shí)間： 2013-07-03
上傳用戶：akk13
資源簡(jiǎn)介：基于51單片機(jī)的數(shù)字頻率計(jì)資料
上傳時(shí)間： 2014-12-24
上傳用戶：cylnpy
資源簡(jiǎn)介：提出一種基于單片機(jī)AT89S52控制的數(shù)字頻率計(jì)的設(shè)計(jì)新方法。該方法將待測(cè)頻率信號(hào)經(jīng)過整形放大后輸入單片機(jī)，然后由單片機(jī)控制內(nèi)部計(jì)數(shù)器分別對(duì)待測(cè)信號(hào)和標(biāo)準(zhǔn)信號(hào)同時(shí)計(jì)數(shù)，再經(jīng)運(yùn)算處理得到測(cè)量結(jié)果，可自動(dòng)量程轉(zhuǎn)換，并由1602ALED顯示器實(shí)時(shí)顯示。該設(shè)計(jì)與...
上傳時(shí)間： 2013-10-22
上傳用戶：erkuizhang
資源簡(jiǎn)介：這是CAN總線收發(fā)器SJA1000的控制程序,采用C語(yǔ)言編寫的,有一定參考價(jià)值,
上傳時(shí)間： 2013-12-09
上傳用戶：zhuimenghuadie
資源簡(jiǎn)介：采用c語(yǔ)言編寫的簡(jiǎn)易電子時(shí)鐘程序。利用iccavr系列開發(fā)工具編寫并調(diào)試成功。利用8mhz晶振可以達(dá)到實(shí)際時(shí)鐘效果。
上傳時(shí)間： 2014-01-03
上傳用戶：nanfeicui
資源簡(jiǎn)介：CHDL語(yǔ)言編寫的數(shù)字時(shí)鐘程序 具有時(shí)間顯示，整點(diǎn)報(bào)時(shí)，零點(diǎn)報(bào)時(shí)，和時(shí)間可調(diào)
上傳時(shí)間： 2013-12-10
上傳用戶：lacsx
資源簡(jiǎn)介：使用3310液晶的數(shù)字頻率計(jì)（AVR）.
上傳時(shí)間： 2015-05-07
上傳用戶：luke5347
資源簡(jiǎn)介：采用C++語(yǔ)言編寫的，用于聚類相關(guān)方面的dbscan算法源程序，希望大家共同提高
上傳時(shí)間： 2014-03-09
上傳用戶：txfyddz
資源簡(jiǎn)介：“辯論賽計(jì)時(shí)系統(tǒng)”是采用VB語(yǔ)言編寫的純軟件系統(tǒng)，它的作用是對(duì)辯論者辯論時(shí)間進(jìn)行倒計(jì)時(shí)。
上傳時(shí)間： 2015-06-05
上傳用戶：lingzhichao
資源簡(jiǎn)介：四位十進(jìn)制數(shù)碼顯示、量程自動(dòng)轉(zhuǎn)換的數(shù)字頻率計(jì)。
上傳時(shí)間： 2015-06-08
上傳用戶：cccole0605
資源簡(jiǎn)介：使用Verilog語(yǔ)言編寫的數(shù)字鐘程序.有慢校時(shí),快校時(shí),鬧鐘等功能.
上傳時(shí)間： 2014-01-26
上傳用戶：417313137
資源簡(jiǎn)介：一個(gè)用VerilogHDL語(yǔ)言編寫的多路解復(fù)用器
上傳時(shí)間： 2013-12-16
上傳用戶：yph853211
資源簡(jiǎn)介：一個(gè)用VerilogHDL語(yǔ)言編寫的模6的二進(jìn)制計(jì)數(shù)器
上傳時(shí)間： 2015-07-22
上傳用戶：sjyy1001
資源簡(jiǎn)介：一個(gè)用VerilogHDL語(yǔ)言編寫的8X8的乘法器
上傳時(shí)間： 2015-07-22
上傳用戶：teddysha
