基于FPGA實(shí)現(xiàn)的偽隨機(jī)序列快速同步.rar
資源簡(jiǎn)介：基于FPGA實(shí)現(xiàn)的偽隨機(jī)序列快速同步.rar
上傳時(shí)間： 2013-12-24
上傳用戶(hù)：zsjzc
資源簡(jiǎn)介：QPSK的Matlab實(shí)現(xiàn) 使用偽隨機(jī)序列，低通濾波，可看圖
上傳時(shí)間： 2015-05-10
上傳用戶(hù)：225588
資源簡(jiǎn)介：實(shí)現(xiàn)產(chǎn)生偽隨機(jī)序列的部件 —— 線(xiàn)性反饋移位寄存器單元。 SFlog2為擴(kuò)頻因子的底數(shù)為2的對(duì)數(shù)值，cycle為PN序列的周期，其值為2^SFlog2。initial_state為移位寄存器的初始狀態(tài)，generator_polynomial_coefficient為生成PN序列所需的本原多項(xiàng)式，對(duì)應(yīng)于移位寄存...
上傳時(shí)間： 2016-08-12
上傳用戶(hù)：zukfu
資源簡(jiǎn)介：基于FPGA實(shí)現(xiàn)的一種新型數(shù)字鎖相環(huán)
上傳時(shí)間： 2013-08-07
上傳用戶(hù)：2467478207
資源簡(jiǎn)介：一種基于FPGA 實(shí)現(xiàn)的全并行結(jié)構(gòu)FFT 設(shè)計(jì)方法，采用全并行加流水結(jié)構(gòu), 可在一個(gè)時(shí)鐘節(jié)拍內(nèi)完成32 點(diǎn)FFT 運(yùn)算的功能, 設(shè)計(jì)最高運(yùn)算速度可達(dá)11ns
上傳時(shí)間： 2013-08-16
上傳用戶(hù)：467368609
資源簡(jiǎn)介：一種基于FPGA實(shí)現(xiàn)的FFT結(jié)構(gòu)\\r\\n調(diào)從基本元器件開(kāi)始的計(jì)算機(jī)硬件系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn),大多設(shè)置在自動(dòng)控制系,形成了與應(yīng)用系統(tǒng)結(jié)合的計(jì)算機(jī)教育。 1966年多處理器平臺(tái)FPGA 學(xué)習(xí)目標(biāo) (1) 理解為什么嵌入式系統(tǒng)使用多處理器 (2) 指出處理器中CPU和硬件邏輯的折衷
上傳時(shí)間： 2013-08-20
上傳用戶(hù)：linlin
資源簡(jiǎn)介：基于FPGA 實(shí)現(xiàn)的FIR 濾波器的過(guò)程和方法
上傳時(shí)間： 2016-04-26
上傳用戶(hù)：bcjtao
資源簡(jiǎn)介：一種基于FPGA實(shí)現(xiàn)的FFT結(jié)構(gòu) 調(diào)從基本元器件開(kāi)始的計(jì)算機(jī)硬件系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn),大多設(shè)置在自動(dòng)控制系,形成了與應(yīng)用系統(tǒng)結(jié)合的計(jì)算機(jī)教育。 1966年多處理器平臺(tái)FPGA 學(xué)習(xí)目標(biāo) (1) 理解為什么嵌入式系統(tǒng)使用多處理器 (2) 指出處理器中CPU和硬件邏輯的折衷
上傳時(shí)間： 2013-12-25
上傳用戶(hù)：hoperingcong
資源簡(jiǎn)介：vhdl的偽隨機(jī)序列發(fā)射器程序，已經(jīng)過(guò)仿真，仿真正確且能夠成功應(yīng)用
上傳時(shí)間： 2016-06-12
上傳用戶(hù)：牛布牛
資源簡(jiǎn)介：一種基于FPGA 實(shí)現(xiàn)的全并行結(jié)構(gòu)FFT 設(shè)計(jì)方法，采用全并行加流水結(jié)構(gòu), 可在一個(gè)時(shí)鐘節(jié)拍內(nèi)完成32 點(diǎn)FFT 運(yùn)算的功能, 設(shè)計(jì)最高運(yùn)算速度可達(dá)11ns
上傳時(shí)間： 2013-12-18
上傳用戶(hù)：小鵬
資源簡(jiǎn)介：基于FPGA實(shí)現(xiàn)的一種新型數(shù)字鎖相環(huán)
上傳時(shí)間： 2014-01-12
上傳用戶(hù)：13160677563
資源簡(jiǎn)介：用VC編的偽隨機(jī)序列 很好的c語(yǔ)言程序 辨識(shí)用
上傳時(shí)間： 2016-12-14
上傳用戶(hù)：李彥東
資源簡(jiǎn)介：基于FPGA實(shí)現(xiàn)的一種新型數(shù)字鎖相環(huán)
上傳時(shí)間： 2014-01-02
上傳用戶(hù)：cylnpy
資源簡(jiǎn)介：本文設(shè)計(jì)了一種簡(jiǎn)捷而又高效的偽隨機(jī)序列產(chǎn)生方法，最后通過(guò)統(tǒng)計(jì)對(duì)比，說(shuō)名這種方法產(chǎn)生的隨機(jī)序列不僅周期長(zhǎng) 還具有兩好的隨機(jī)特性
上傳時(shí)間： 2017-05-01
上傳用戶(hù)：天涯
資源簡(jiǎn)介：基于FPGA實(shí)現(xiàn)的按鍵去抖動(dòng)電路設(shè)計(jì)，解決了按鍵抖動(dòng)的問(wèn)題
上傳時(shí)間： 2014-07-07
上傳用戶(hù)：fandeshun
資源簡(jiǎn)介：片上網(wǎng)絡(luò)NOC基于FPGA實(shí)現(xiàn)的，routing模塊。
上傳時(shí)間： 2017-08-21
上傳用戶(hù)：caiiicc
資源簡(jiǎn)介：該文檔為基于FPGA實(shí)現(xiàn)的1553B編解碼Verilog源代碼簡(jiǎn)介資料，講解的還不錯(cuò)，感興趣的可以下載看看…………………………
上傳時(shí)間： 2021-10-16
上傳用戶(hù)：zhaiyawei
資源簡(jiǎn)介：該文檔為基于FPGA實(shí)現(xiàn)的函數(shù)計(jì)算新方法簡(jiǎn)介資料，講解的還不錯(cuò)，感興趣的可以下載看看…………………………
上傳時(shí)間： 2021-11-08
上傳用戶(hù)：d1997wayne
資源簡(jiǎn)介：該文檔為基于FPGA實(shí)現(xiàn)的多路PWM設(shè)計(jì)講解文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
上傳時(shí)間： 2022-01-18
上傳用戶(hù)：canderile
資源簡(jiǎn)介：該文檔為基于FPGA實(shí)現(xiàn)的PCIE協(xié)議的DMA讀寫(xiě)模塊總結(jié)文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
上傳時(shí)間： 2022-04-04
上傳用戶(hù)：
資源簡(jiǎn)介：基于FPGA實(shí)現(xiàn)的PCIE協(xié)議的DMA讀寫(xiě)模塊? ? ? ? ??
上傳時(shí)間： 2022-07-09
上傳用戶(hù)：
資源簡(jiǎn)介：偽隨機(jī)序列 (Pseudo-Random Sequence，PRS)廣泛應(yīng)用于密碼學(xué)、擴(kuò)頻通信、雷達(dá)、導(dǎo)航等領(lǐng)域，其設(shè)計(jì)和分析一直是國(guó)際上的研究熱點(diǎn)。混沌序列作為一種性能優(yōu)良的偽隨機(jī)序列，近年來(lái)受到越來(lái)越多的關(guān)注。尋找一種性能更為良好的混沌偽隨機(jī)序列(ChaosPseudo Rando...
上傳時(shí)間： 2013-06-20
上傳用戶(hù)：heart520beat
資源簡(jiǎn)介：隨著混沌理論應(yīng)用于產(chǎn)生偽隨機(jī)序列的發(fā)展，用現(xiàn)場(chǎng)可編程邏輯門(mén)陣列實(shí)現(xiàn)了基于TD—ERCS混沌的偽隨機(jī)序列發(fā)生器．為了便于硬件實(shí)現(xiàn)并減少硬件占用資源．對(duì)原算法(即基于TD—ERCS構(gòu)造偽隨機(jī)序列發(fā)生器的算法)進(jìn)行了適當(dāng)改進(jìn)，密鑰空間縮減到2?．設(shè)計(jì)采用雙精度...
上傳時(shí)間： 2013-10-28
上傳用戶(hù)：crazyer
資源簡(jiǎn)介：隨著混沌理論應(yīng)用于產(chǎn)生偽隨機(jī)序列的發(fā)展，用現(xiàn)場(chǎng)可編程邏輯門(mén)陣列實(shí)現(xiàn)了基于TD—ERCS混沌的偽隨機(jī)序列發(fā)生器．為了便于硬件實(shí)現(xiàn)并減少硬件占用資源．對(duì)原算法(即基于TD—ERCS構(gòu)造偽隨機(jī)序列發(fā)生器的算法)進(jìn)行了適當(dāng)改進(jìn)，密鑰空間縮減到2?．設(shè)計(jì)采用雙精度...
上傳時(shí)間： 2013-11-21
上傳用戶(hù)：許小華
資源簡(jiǎn)介： 全數(shù)字調(diào)制解調(diào)技術(shù)具有多速率、多制式、智能性等特點(diǎn)，這極大的提高了通信系統(tǒng)的靈活性和通用性，符合未來(lái)通信技術(shù)發(fā)展的方向?！ ”疚膹娜缦聨讉€(gè)方面對(duì)全數(shù)字調(diào)制解調(diào)器進(jìn)行了深入系統(tǒng)研究：1，在介紹全數(shù)字調(diào)制解調(diào)器的發(fā)展現(xiàn)狀和研究QPSK通信調(diào)制解...
上傳時(shí)間： 2013-07-08
上傳用戶(hù)：xinshou123456
資源簡(jiǎn)介：本論文首先描述了數(shù)字下變頻基本理論和結(jié)構(gòu),對(duì)完成各級(jí)數(shù)字信號(hào)處理所涉及到的CORDIC、CIC、HB、DA、重采樣等關(guān)鍵算法做了適當(dāng)介紹;然后根據(jù)這些算法提出了基于FPGA實(shí)現(xiàn)的結(jié)構(gòu)并進(jìn)一步給出了性能分析;并且從數(shù)字下變頻的系統(tǒng)層次上考慮了各模塊彼此間的性能制...
上傳時(shí)間： 2013-05-25
上傳用戶(hù)：01010101
資源簡(jiǎn)介：基于51單片機(jī)實(shí)現(xiàn)的M序列發(fā)生器（偽隨機(jī)序列），在Keil編程環(huán)境下的源碼
上傳時(shí)間： 2016-10-21
上傳用戶(hù)：banyou
資源簡(jiǎn)介：最近搞設(shè)計(jì)弄來(lái)的一些資料 大家一起參考 基于matlab偽隨機(jī)序列產(chǎn)生
上傳時(shí)間： 2014-01-25
上傳用戶(hù)：極客
資源簡(jiǎn)介：偽隨機(jī)序列碼發(fā)生器及基帶傳輸CMI碼編、譯碼的VHDL語(yǔ)言實(shí)現(xiàn)
上傳時(shí)間： 2014-01-18
上傳用戶(hù)：maizezhen
資源簡(jiǎn)介：偽隨機(jī)序列（N=4的M序列）的C語(yǔ)言編程實(shí)現(xiàn)，可以應(yīng)用于相關(guān)分析法和最小二乘辨識(shí)的輸入信號(hào)。
上傳時(shí)間： 2017-06-08
上傳用戶(hù)：as275944189
