相 關(guān) 資 源

• 基于FPGA實(shí)現(xiàn)的一種新型數(shù)字鎖相環(huán)免費(fèi)下載

  資源簡介：基于FPGA實(shí)現(xiàn)的一種新型數(shù)字鎖相環(huán)

  標(biāo)簽： FPGA 新型數(shù)字 鎖相環(huán)

  上傳時(shí)間： 2013-08-07

  上傳用戶：2467478207

• 基于FPGA實(shí)現(xiàn)的一種新型數(shù)字鎖相環(huán)免費(fèi)下載

  資源簡介：基于FPGA實(shí)現(xiàn)的一種新型數(shù)字鎖相環(huán)

  標(biāo)簽： FPGA 新型數(shù)字 鎖相環(huán)

  上傳時(shí)間： 2014-01-12

  上傳用戶：13160677563

• 基于FPGA實(shí)現(xiàn)的一種新型數(shù)字鎖相環(huán)免費(fèi)下載

  資源簡介：基于FPGA實(shí)現(xiàn)的一種新型數(shù)字鎖相環(huán)

  標(biāo)簽： FPGA 新型數(shù)字 鎖相環(huán)

  上傳時(shí)間： 2014-01-02

  上傳用戶：cylnpy

• 一種利于DSP實(shí)現(xiàn)的改進(jìn)型電網(wǎng)電壓軟鎖相環(huán)的研究_趙瑞杰免費(fèi)下載

  資源簡介：一種利于DSP實(shí)現(xiàn)的改進(jìn)型電網(wǎng)電壓軟鎖相環(huán)的研究論文

  標(biāo)簽： DSP 改進(jìn)型 電網(wǎng)電壓 軟 鎖相環(huán)

  上傳時(shí)間： 2017-02-28

  上傳用戶：sual

• 一篇關(guān)于數(shù)字鎖相環(huán)的很好的文章免費(fèi)下載

  資源簡介：一篇關(guān)于數(shù)字鎖相環(huán)的很好的文章，費(fèi)了很大力氣才搞到的

  標(biāo)簽： 數(shù)字鎖相環(huán)

  上傳時(shí)間： 2013-12-30

  上傳用戶：zhangyi99104144

• 一階全數(shù)字鎖相環(huán)VERLOGIC程序代碼免費(fèi)下載

  資源簡介：一階全數(shù)字鎖相環(huán)VERLOGIC程序代碼，調(diào)試通過。

  標(biāo)簽： VERLOGIC 全數(shù)字 代碼 鎖相環(huán)

  上傳時(shí)間： 2013-12-15

  上傳用戶：caixiaoxu26

• 一種載波同步鎖相環(huán)設(shè)計(jì)方案免費(fèi)下載

  資源簡介：研究了一種利用corid 算法的矢量及旋轉(zhuǎn)模式對(duì)載波同步中相位偏移進(jìn)行估計(jì)并校正的方法.設(shè)計(jì)并實(shí)現(xiàn)了基于corid 算法的數(shù)字鎖相環(huán).通過仿真驗(yàn)證了設(shè)計(jì)的有效性和高效性.

  標(biāo)簽： 載波同步 設(shè)計(jì)方案 鎖相環(huán)

  上傳時(shí)間： 2013-11-21

  上傳用戶：吾學(xué)吾舞

• 本文在說明全數(shù)字鎖相環(huán)的基礎(chǔ)上免費(fèi)下載

  資源簡介：本文在說明全數(shù)字鎖相環(huán)的基礎(chǔ)上，提出了一種利用FPGA設(shè)計(jì)一階全數(shù)字鎖相環(huán)的方法，并 給出了關(guān)鍵部件的RTL可綜合代碼，并結(jié)合本設(shè)計(jì)的一些仿真波形詳細(xì)描述了數(shù)字鎖相環(huán)的工作過程，最后對(duì)一些有關(guān)的問題進(jìn)行了討論。

  標(biāo)簽： 全數(shù)字 鎖相環(huán)

  上傳時(shí)間： 2014-01-10

  上傳用戶：asddsd

• 一種基于FPGA 實(shí)現(xiàn)的全并行結(jié)構(gòu)FFT 設(shè)計(jì)方法免費(fèi)下載

  資源簡介：一種基于FPGA 實(shí)現(xiàn)的全并行結(jié)構(gòu)FFT 設(shè)計(jì)方法，采用全并行加流水結(jié)構(gòu), 可在一個(gè)時(shí)鐘節(jié)拍內(nèi)完成32 點(diǎn)FFT 運(yùn)算的功能, 設(shè)計(jì)最高運(yùn)算速度可達(dá)11ns

  標(biāo)簽： FPGA FFT 并行 設(shè)計(jì)方法

  上傳時(shí)間： 2013-08-16

  上傳用戶：467368609

• 一種基于FPGA實(shí)現(xiàn)的FFT結(jié)構(gòu)免費(fèi)下載

  資源簡介：一種基于FPGA實(shí)現(xiàn)的FFT結(jié)構(gòu)\\r\\n調(diào)從基本元器件開始的計(jì)算機(jī)硬件系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn),大多設(shè)置在自動(dòng)控制系,形成了與應(yīng)用系統(tǒng)結(jié)合的計(jì)算機(jī)教育。 1966年多處理器平臺(tái)FPGA 學(xué)習(xí)目標(biāo) (1) 理解為什么嵌入式系統(tǒng)使用多處理器 (2) 指出處理器中CPU和硬件邏輯的折衷

  標(biāo)簽： FPGA FFT

  上傳時(shí)間： 2013-08-20

  上傳用戶：linlin

• 針對(duì)高頻感應(yīng)加熱電源中用傳統(tǒng)的模擬鎖相環(huán)跟蹤頻率所存在的問題,提出一種非常適合于高頻感應(yīng)加熱的 新型的數(shù)字鎖相環(huán)。使用FPGA 內(nèi)底層嵌入功能單元中的數(shù)字鎖相環(huán)74HCT297 ,并添加少量的數(shù)字電免費(fèi)下載

  資源簡介：針對(duì)高頻感應(yīng)加熱電源中用傳統(tǒng)的模擬鎖相環(huán)跟蹤頻率所存在的問題,提出一種非常適合于高頻感應(yīng)加熱的 新型的數(shù)字鎖相環(huán)。使用FPGA 內(nèi)底層嵌入功能單元中的數(shù)字鎖相環(huán)74HCT297 ,并添加少量的數(shù)字電路來實(shí)現(xiàn)。最后利 用仿真波形驗(yàn)證該設(shè)計(jì)的合理性和有效性。整...

  標(biāo)簽： FPGA 297 HCT 高頻感應(yīng)

  上傳時(shí)間： 2014-01-11

  上傳用戶：AbuGe

• 一種基于FPGA實(shí)現(xiàn)的FFT結(jié)構(gòu) 調(diào)從基本元器件開始的計(jì)算機(jī)硬件系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn),大多設(shè)置在自動(dòng)控制系,形成了與應(yīng)用系統(tǒng)結(jié)合的計(jì)算機(jī)教育。 1966年多處理器平臺(tái)FPGA 學(xué)習(xí)目標(biāo) (1) 理解為什免費(fèi)下載

  資源簡介：一種基于FPGA實(shí)現(xiàn)的FFT結(jié)構(gòu) 調(diào)從基本元器件開始的計(jì)算機(jī)硬件系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn),大多設(shè)置在自動(dòng)控制系,形成了與應(yīng)用系統(tǒng)結(jié)合的計(jì)算機(jī)教育。 1966年多處理器平臺(tái)FPGA 學(xué)習(xí)目標(biāo) (1) 理解為什么嵌入式系統(tǒng)使用多處理器 (2) 指出處理器中CPU和硬件邏輯的折衷

  標(biāo)簽： FPGA 1966 FFT 計(jì)算機(jī)

  上傳時(shí)間： 2013-12-25

  上傳用戶：hoperingcong

• 一種基于FPGA 實(shí)現(xiàn)的全并行結(jié)構(gòu)FFT 設(shè)計(jì)方法免費(fèi)下載

  資源簡介：一種基于FPGA 實(shí)現(xiàn)的全并行結(jié)構(gòu)FFT 設(shè)計(jì)方法，采用全并行加流水結(jié)構(gòu), 可在一個(gè)時(shí)鐘節(jié)拍內(nèi)完成32 點(diǎn)FFT 運(yùn)算的功能, 設(shè)計(jì)最高運(yùn)算速度可達(dá)11ns

  標(biāo)簽： FPGA FFT 并行 設(shè)計(jì)方法

  上傳時(shí)間： 2013-12-18

  上傳用戶：小鵬

• 遺傳算法是基于生物學(xué)的一種新型算法免費(fèi)下載

  資源簡介：遺傳算法是基于生物學(xué)的一種新型算法，本例題中采用vc來實(shí)現(xiàn)該算法

  標(biāo)簽： 算法 生物學(xué)

  上傳時(shí)間： 2013-12-23

  上傳用戶：tyler

• 介紹了一種采用N 先于M 環(huán)路濾波器的全數(shù)字鎖相環(huán)的設(shè)計(jì)實(shí)現(xiàn)。這種全數(shù)字鎖 相環(huán)采用了N 先于M 環(huán)路濾波器免費(fèi)下載

  資源簡介：介紹了一種采用N 先于M 環(huán)路濾波器的全數(shù)字鎖相環(huán)的設(shè)計(jì)實(shí)現(xiàn)。這種全數(shù)字鎖 相環(huán)采用了N 先于M 環(huán)路濾波器，可以達(dá)到濾除噪聲干擾的目的。文中講述了這種全數(shù)字鎖相環(huán)的結(jié)構(gòu)和工作原理，提出了各單元電路的設(shè)計(jì)和實(shí)現(xiàn)方法，并給出了關(guān)鍵部件的VHDI 代碼，最...

  標(biāo)簽： 環(huán)路濾波器 全數(shù)字 鎖相環(huán) 設(shè)計(jì)實(shí)現(xiàn)

  上傳時(shí)間： 2017-08-18

  上傳用戶：love_stanford

• 基于FPGA的數(shù)字鎖相環(huán)的研究與實(shí)現(xiàn)免費(fèi)下載

  資源簡介：該文檔為基于FPGA的數(shù)字鎖相環(huán)的研究與實(shí)現(xiàn)總結(jié)文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………

  標(biāo)簽： FPGA

  上傳時(shí)間： 2022-04-27

  上傳用戶：

• 基于FPGA設(shè)計(jì)數(shù)字鎖相環(huán)免費(fèi)下載

  資源簡介：基于FPGA設(shè)計(jì)數(shù)字鎖相環(huán)，提出了一種由微分超前/滯后型檢相器構(gòu)成數(shù)字鎖相環(huán)的Verilog-HDL建模方案

  標(biāo)簽： FPGA 數(shù)字鎖相環(huán)

  上傳時(shí)間： 2013-08-19

  上傳用戶：Huge_Brother

• 該程序?yàn)榛诹Ｗ訛V波的一種新算法,綜合MCMC Bayesian Model Selection即MONTE CARLO馬爾克夫鏈的算法,用來實(shí)現(xiàn)目標(biāo)跟蹤,多目標(biāo)跟蹤,及視頻目標(biāo)跟蹤及定位等,解決非線免費(fèi)下載

  資源簡介：該程序?yàn)榛诹Ｗ訛V波的一種新算法,綜合MCMC Bayesian Model Selection即MONTE CARLO馬爾克夫鏈的算法,用來實(shí)現(xiàn)目標(biāo)跟蹤,多目標(biāo)跟蹤,及視頻目標(biāo)跟蹤及定位等,解決非線性問題的能力比卡爾曼濾波,EKF,UKF好多了,是我珍藏的好東西,現(xiàn)拿出來與大家共享,舍不得孩子...

  標(biāo)簽： Selection Bayesian CARLO Model

  上傳時(shí)間： 2013-12-22

  上傳用戶：ynwbosss

• 　Cirrus Logic 公司生產(chǎn)的ARM 芯片系列中,EP7312 是基于ARM720T 核心的一種產(chǎn)品, 它的主要用途定位是:手持計(jì)算,數(shù)字音頻。本文重點(diǎn)講了EP7312 的結(jié)構(gòu)、功能、接口特免費(fèi)下載

  資源簡介：　Cirrus Logic 公司生產(chǎn)的ARM 芯片系列中,EP7312 是基于ARM720T 核心的一種產(chǎn)品, 它的主要用途定位是:手持計(jì)算,數(shù)字音頻。本文重點(diǎn)講了EP7312 的結(jié)構(gòu)、功能、接口特性及其在 嵌入式系統(tǒng)中的應(yīng)用。

  標(biāo)簽： 7312 ARM Cirrus Logic

  上傳時(shí)間： 2015-11-22

  上傳用戶：Thuan

• MATLAB實(shí)現(xiàn)的一種基于最小二乘的橢圓擬合直接算法源代碼.附件中的源代碼是matlab編寫的免費(fèi)下載

  資源簡介：MATLAB實(shí)現(xiàn)的一種基于最小二乘的橢圓擬合直接算法源代碼.附件中的源代碼是matlab編寫的，實(shí)現(xiàn)一種對(duì)于橢圓的穩(wěn)定的數(shù)據(jù)擬合算法。當(dāng)然必須要提供至少5個(gè)點(diǎn)的數(shù)據(jù)，橢圓x，y軸的中心點(diǎn)，最大軸最小軸

  標(biāo)簽： MATLAB matlab 源代碼 橢圓

  上傳時(shí)間： 2016-07-31

  上傳用戶：huangld

• 介紹數(shù)字鎖相環(huán)的基本結(jié)構(gòu),詳細(xì)分析基于FPGA的數(shù)字鎖相環(huán)的鑒相器、環(huán)路濾波器、壓控振蕩器各部分的實(shí)現(xiàn)方法,并給出整個(gè)數(shù)字鎖相環(huán)的實(shí)現(xiàn)原理圖。仿真結(jié)果表明,分析合理,設(shè)計(jì)正確。免費(fèi)下載

  資源簡介：介紹數(shù)字鎖相環(huán)的基本結(jié)構(gòu),詳細(xì)分析基于FPGA的數(shù)字鎖相環(huán)的鑒相器、環(huán)路濾波器、壓控振蕩器各部分的實(shí)現(xiàn)方法,并給出整個(gè)數(shù)字鎖相環(huán)的實(shí)現(xiàn)原理圖。仿真結(jié)果表明,分析合理,設(shè)計(jì)正確。

  標(biāo)簽： FPGA 數(shù)字鎖相環(huán) 分 基本結(jié)構(gòu)

  上傳時(shí)間： 2016-08-12

  上傳用戶：xiaoyunyun

• 基于avr自己編輯的關(guān)于語音壓縮實(shí)現(xiàn)的一種方式免費(fèi)下載

  資源簡介：基于avr自己編輯的關(guān)于語音壓縮實(shí)現(xiàn)的一種方式

  標(biāo)簽： avr 編輯 方式 語音壓縮

  上傳時(shí)間： 2014-08-17

  上傳用戶：wpwpwlxwlx

• 基于FPGA的全數(shù)字鎖相環(huán)設(shè)計(jì)免費(fèi)下載

  資源簡介：基于FPGA的全數(shù)字鎖相環(huán)設(shè)計(jì),內(nèi)有設(shè)計(jì)過程和設(shè)計(jì)思想

  標(biāo)簽： FPGA 全數(shù)字 鎖相環(huán)

  上傳時(shí)間： 2013-08-13

  上傳用戶：fqscfqj

• 用maxplus2實(shí)現(xiàn)的一種通用邏輯模塊免費(fèi)下載

  資源簡介：用maxplus2實(shí)現(xiàn)的一種通用邏輯模塊，背景是一個(gè)基于dsp的嵌入式開發(fā)板，上面的邏輯模塊全用cpld實(shí)現(xiàn)。此模塊可以供以后的嵌入式開發(fā)作參考。

  標(biāo)簽： maxplus2 邏輯 模塊

  上傳時(shí)間： 2013-09-06

  上傳用戶：懶龍1988

• 用maxplus2實(shí)現(xiàn)的一種通用邏輯模塊免費(fèi)下載

  資源簡介：用maxplus2實(shí)現(xiàn)的一種通用邏輯模塊，背景是一個(gè)基于dsp的嵌入式開發(fā)板，上面的邏輯模塊全用cpld實(shí)現(xiàn)。此模塊可以供以后的嵌入式開發(fā)作參考。

  標(biāo)簽： maxplus2 邏輯 模塊

  上傳時(shí)間： 2014-07-05

  上傳用戶：ayfeixiao

• 基于FPGA設(shè)計(jì)數(shù)字鎖相環(huán)免費(fèi)下載

  資源簡介：基于FPGA設(shè)計(jì)數(shù)字鎖相環(huán)，提出了一種由微分超前/滯后型檢相器構(gòu)成數(shù)字鎖相環(huán)的Verilog-HDL建模方案

  標(biāo)簽： FPGA 數(shù)字鎖相環(huán)

  上傳時(shí)間： 2013-12-25

  上傳用戶：dyctj

• 自己實(shí)現(xiàn)的一種數(shù)據(jù)流上的分段算法免費(fèi)下載

  資源簡介：自己實(shí)現(xiàn)的一種數(shù)據(jù)流上的分段算法，基于軟件學(xué)報(bào)上的一篇OLS算法的論文，效果和論文中實(shí)驗(yàn)基本一致

  標(biāo)簽： 數(shù)據(jù)流 分段 算法

  上傳時(shí)間： 2014-12-08

  上傳用戶：watch100

• SPCE061A是臺(tái)灣凌陽公司生產(chǎn)的一種新型的十六位單片機(jī)免費(fèi)下載

  資源簡介：SPCE061A是臺(tái)灣凌陽公司生產(chǎn)的一種新型的十六位單片機(jī)，該款單片機(jī)資源豐富，具有極高的性價(jià)比。它具有較高運(yùn)算速度；16位×16位的乘法運(yùn)算指令；具有DSP功能的內(nèi)積運(yùn)算指令；具有音頻處理功能。可以說SPCE061A是8位機(jī)價(jià)格，16位單片機(jī)性能。 本程序使用SPCE0...

  標(biāo)簽： SPCE 061A 061 凌陽

  上傳時(shí)間： 2014-01-01

  上傳用戶：fxf126@126.com

• 基于FPGA實(shí)現(xiàn)的多路PWM設(shè)計(jì)講解免費(fèi)下載

  資源簡介：該文檔為基于FPGA實(shí)現(xiàn)的多路PWM設(shè)計(jì)講解文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………

  標(biāo)簽： FPGA pwm

  上傳時(shí)間： 2022-01-18

  上傳用戶：canderile

• 基于FPGA實(shí)現(xiàn)的PCIE協(xié)議的DMA讀寫模塊總結(jié)免費(fèi)下載

  資源簡介：該文檔為基于FPGA實(shí)現(xiàn)的PCIE協(xié)議的DMA讀寫模塊總結(jié)文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………

  標(biāo)簽： FPGA

  上傳時(shí)間： 2022-04-04

  上傳用戶：