相 關(guān) 資 源

• 一種基于FPGA 實現(xiàn)的全并行結(jié)構(gòu)FFT 設(shè)計方法免費下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 一種基于FPGA 實現(xiàn)的全并行結(jié)構(gòu)FFT 設(shè)計方法免費下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 一種基于FPGA實現(xiàn)的全數(shù)字鎖相環(huán)免費下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 一種基于FPGA實現(xiàn)的FFT結(jié)構(gòu)免費下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 一種基于FPGA實現(xiàn)的FFT結(jié)構(gòu) 調(diào)從基本元器件開始的計算機(jī)硬件系統(tǒng)的設(shè)計與實現(xiàn),大多設(shè)置在自動控制系,形成了與應(yīng)用系統(tǒng)結(jié)合的計算機(jī)教育。 1966年多處理器平臺FPGA 學(xué)習(xí)目標(biāo) (1) 理解為什免費下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 基于J2EE架構(gòu)的在線考試系統(tǒng)的設(shè)計與實現(xiàn) 本論文實現(xiàn)了一個基于J2EE平臺的在線考試系統(tǒng)設(shè)計方案免費下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 一種基于DSP控制的數(shù)字開關(guān)電源設(shè)計免費下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 基于SI仿真的高速數(shù)字系統(tǒng)設(shè)計方法研究免費下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 本系統(tǒng)采用Visual Foxprow 5.0編寫,面向?qū)ο罂梢暬幊?使系統(tǒng)的開發(fā)工作適應(yīng)目前的流行趨勢。設(shè)計時采用了常用的自頂向下的瀑布式結(jié)構(gòu)化設(shè)計方法。各子系統(tǒng)具有獨立的數(shù)據(jù)庫結(jié)構(gòu)免費下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 本系統(tǒng)采用Visual Foxprow 5.0編寫,面向?qū)ο罂梢暬幊?使系統(tǒng)的開發(fā)工作適應(yīng)目前的流行趨勢。設(shè)計時采用了常用的自頂向下的瀑布式結(jié)構(gòu)化設(shè)計方法。各子系統(tǒng)具有獨立的數(shù)據(jù)庫結(jié)構(gòu)免費下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 基于FPGA實現(xiàn)的按鍵去抖動電路設(shè)計免費下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 全并行Viterbi譯碼器的FPGA實現(xiàn)免費下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 基于FPGA實現(xiàn)的一種新型數(shù)字鎖相環(huán)免費下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• FFT算法的一種基于FPGA器件的實現(xiàn)免費下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 一種基于FPGA-VLSI的設(shè)計方案及實現(xiàn)免費下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 一種基于FPGA-VLSI的設(shè)計方案及實現(xiàn)免費下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 基于FPGA實現(xiàn)的一種新型數(shù)字鎖相環(huán)免費下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• FFT算法的一種基于FPGA器件的實現(xiàn)免費下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 基于FPGA實現(xiàn)的一種新型數(shù)字鎖相環(huán)免費下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 基于FPGA實現(xiàn)的帶有減小DRAM寫延遲的Cache的DDR2控制器的設(shè)計.rar免費下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 基于FPGA實現(xiàn)的多路PWM設(shè)計講解免費下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 基于FPGA實現(xiàn)的PCIE協(xié)議的DMA讀寫模塊總結(jié)免費下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 基于FPGA的多普勒測頻系統(tǒng)設(shè)計免費下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 基于FPGA 實現(xiàn)的FIR 濾波器的過程和方法免費下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 基于FPGA實現(xiàn)的偽隨機(jī)序列快速同步.rar免費下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 片上網(wǎng)絡(luò)NOC基于FPGA實現(xiàn)的免費下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 基于FPGA實現(xiàn)的1553B編解碼Verilog源代碼簡介免費下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 基于FPGA實現(xiàn)的函數(shù)計算新方法簡介免費下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 基于FPGA實現(xiàn)的PCIE協(xié)議的DMA讀寫模塊免費下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 一種基于FPGA和DSP的高性能PCI數(shù)據(jù)采集處理卡設(shè)計免費下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：