一個(gè)直接數(shù)字頻率合成的查表程序,VHDL語(yǔ)言,使用7128調(diào)試通過(guò)
資源簡(jiǎn)介:一個(gè)直接數(shù)字頻率合成的查表程序,VHDL語(yǔ)言,使用7128調(diào)試通過(guò)
上傳時(shí)間: 2013-12-25
上傳用戶:youth25
資源簡(jiǎn)介:講述了dds直接數(shù)字頻率合成的基本原理,同時(shí)用VHDL語(yǔ)言編寫dds原代碼用于生成正弦波,并在ISE開(kāi)發(fā)平臺(tái)進(jìn)行仿真和MATLAB驗(yàn)證正弦波輸出結(jié)果
上傳時(shí)間: 2015-03-18
上傳用戶:cxl274287265
資源簡(jiǎn)介:1、直接數(shù)字頻率合成的單片機(jī)代碼。 2、重要采用ADI公司提出的DDS芯片AD9954來(lái)實(shí)現(xiàn)直接數(shù)字頻率合成。
上傳時(shí)間: 2016-11-26
上傳用戶:saharawalker
資源簡(jiǎn)介:直接數(shù)字頻率合成(DDS)程序,使用adc9851芯片
上傳時(shí)間: 2013-12-23
上傳用戶:啊颯颯大師的
資源簡(jiǎn)介:S_D卡的讀寫程序,c語(yǔ)言編寫,全部調(diào)試通過(guò),注釋很詳細(xì)
上傳時(shí)間: 2015-09-06
上傳用戶:FreeSky
資源簡(jiǎn)介:FPGA上的VERILOG語(yǔ)言編程。通過(guò)查找表實(shí)現(xiàn)直接數(shù)字頻率合成。在主控部分通過(guò)鍵盤選擇正弦波,方波,三角波,斜波,以及四種波形的任意兩種的疊加,以及四種波形的疊加;通過(guò)控制頻率控制字C的大小,以控制輸出波形頻率,實(shí)現(xiàn)1Hz的微調(diào);通過(guò)地址變換實(shí)現(xiàn)波形...
上傳時(shí)間: 2015-09-27
上傳用戶:songrui
資源簡(jiǎn)介:本設(shè)計(jì)基于數(shù)字頻率合成技術(shù),采用正弦查找表實(shí)現(xiàn)波形產(chǎn)生.直接數(shù)字頻率合成技術(shù)(DDS)是一種先進(jìn)的電路結(jié)構(gòu),能在全數(shù)字下對(duì)輸出信號(hào)頻率進(jìn)行精確而快速的控制,DDS技術(shù)還在解決輸出信號(hào)頻率增量選擇方面具有很好的應(yīng)用,DDS所產(chǎn)生的信號(hào)具有頻率分辨率高、...
上傳時(shí)間: 2017-08-16
上傳用戶:xmsmh
資源簡(jiǎn)介:摘 要:介紹了直接數(shù)字頻率合成 (DDS) 技術(shù)的基本原理,給出了基于Altera公司FPGA器件的一個(gè)三相正弦信號(hào)發(fā)生器的設(shè)計(jì)方案,同時(shí)給出了其軟件程序和仿真結(jié)果。仿真結(jié)果表明:該方法生成的三相正弦信號(hào)具有對(duì)稱性好、波形失真小、頻率精度高等優(yōu)點(diǎn),且輸出頻率...
上傳時(shí)間: 2014-01-10
上傳用戶:498732662
資源簡(jiǎn)介:本文首先介紹了直接數(shù)字頻率合成技術(shù)(DDS)的基本原理、體系結(jié)構(gòu)及工作過(guò)程,然后針對(duì)其關(guān)鍵部分進(jìn)行了優(yōu)化,即采用函數(shù)近似法對(duì)存儲(chǔ)表結(jié)構(gòu)(LUT)進(jìn)行了優(yōu)化,使存貯位數(shù)大大縮小,并提出了一種雜散抑制技術(shù)的運(yùn)用,即相位抖動(dòng)技術(shù)。在對(duì)直接數(shù)字頻率合成(DD...
上傳時(shí)間: 2013-04-24
上傳用戶:Pzj
資源簡(jiǎn)介:直接數(shù)字頻率合成技術(shù)在通信領(lǐng)域的應(yīng)用,尤其在雷達(dá)導(dǎo)航上發(fā)揮了極大作用.
上傳時(shí)間: 2013-11-29
上傳用戶:ecooo
資源簡(jiǎn)介:基于可編程邏輯器件CPLD和直接數(shù)字頻率合成技術(shù)(DDS)的三相多波形函數(shù)發(fā)生器
上傳時(shí)間: 2013-12-24
上傳用戶:baiom
資源簡(jiǎn)介:摘要:介紹了基于可編程邏輯器件CPLD和直接數(shù)字頻率合成技術(shù)(DDS)的三相多波形函數(shù)發(fā)生器的基本原理,并在此基礎(chǔ)上給出了基于CPLD的各模塊設(shè)計(jì)方法及其VHDL源程序
上傳時(shí)間: 2015-10-28
上傳用戶:wqxstar
資源簡(jiǎn)介:直接數(shù)字頻率合成,我在全國(guó)電子設(shè)計(jì)大賽的時(shí)候所用的程序
上傳時(shí)間: 2017-01-05
上傳用戶:璇珠官人
資源簡(jiǎn)介:比較先進(jìn)的直接數(shù)字頻率合成器的設(shè)計(jì)。可用于頻率的合成。
上傳時(shí)間: 2017-08-17
上傳用戶:gaome
資源簡(jiǎn)介:基于FPGA 的直接數(shù)字頻率合成信號(hào)發(fā)生器(DDS)設(shè)計(jì)
上傳時(shí)間: 2017-09-14
上傳用戶:拔絲土豆
資源簡(jiǎn)介:直接數(shù)字頻率合成(Direct Digital Fraquency Synthesis,即DDFS,一般簡(jiǎn)稱DDS)是從相位概念出發(fā)直接合成所需要波形的一種新的頻率合成技術(shù)。
上傳時(shí)間: 2013-08-27
上傳用戶:wpt
資源簡(jiǎn)介:本系統(tǒng)基于直接數(shù)字頻率合成技術(shù);以凌陽(yáng)SPCE061A單片機(jī)為控制核心;采用寬帶運(yùn)放AD811和AGC技術(shù)使得50Ω負(fù)載上峰值達(dá)到6V±1V;由模擬乘法器AD835產(chǎn)生調(diào)幅信號(hào);由數(shù)控電位器程控調(diào)制度;通過(guò)單片機(jī)改變頻率字實(shí)現(xiàn)調(diào)頻信號(hào),最大頻偏可控;通過(guò)模擬開(kāi)關(guān)產(chǎn)生A...
上傳時(shí)間: 2015-06-03
上傳用戶:清風(fēng)冷雨
資源簡(jiǎn)介:用VHDL語(yǔ)言實(shí)現(xiàn)DDS直接數(shù)字頻率合成器的設(shè)計(jì),采用正弦RAM表,可實(shí)現(xiàn)頻率可控的正弦數(shù)字信號(hào),編譯、仿真通過(guò)。
上傳時(shí)間: 2014-01-04
上傳用戶:蟲蟲蟲蟲蟲蟲
資源簡(jiǎn)介:直接數(shù)字頻率合成(Direct Digital Fraquency Synthesis,即DDFS,一般簡(jiǎn)稱DDS)是從相位概念出發(fā)直接合成所需要波形的一種新的頻率合成技術(shù)。
上傳時(shí)間: 2016-01-28
上傳用戶:aa54
資源簡(jiǎn)介:直接數(shù)字頻率合成,可以直接輸出所需要的波形
上傳時(shí)間: 2013-12-16
上傳用戶:CSUSheep
資源簡(jiǎn)介:基于FPGA的直接數(shù)字頻率合成器的設(shè)計(jì)與實(shí)現(xiàn).
上傳時(shí)間: 2013-08-21
上傳用戶:hphh
資源簡(jiǎn)介:基于MCU51與直接數(shù)字頻率合成芯便AD9850產(chǎn)生5HZ正弦波源程序
上傳時(shí)間: 2014-09-07
上傳用戶:lijinchuan
資源簡(jiǎn)介:基于FPGA的直接數(shù)字頻率合成器的設(shè)計(jì)與實(shí)現(xiàn).
上傳時(shí)間: 2013-12-15
上傳用戶:jyycc
資源簡(jiǎn)介:基于DSP的直接數(shù)字頻率合成器的研究和實(shí)現(xiàn).
上傳時(shí)間: 2016-05-26
上傳用戶:zhoujunzhen
資源簡(jiǎn)介:本系統(tǒng)基于直接數(shù)字頻率合成技術(shù);以凌陽(yáng)SPCE061A單片機(jī)為控制核心;采用寬帶運(yùn)放AD811和AGC技術(shù)使得50Ω負(fù)
上傳時(shí)間: 2014-01-03
上傳用戶:maizezhen
資源簡(jiǎn)介:DDs直接數(shù)字頻率合成器的源代碼,其中包括采用IP核和普通兩種方式
上傳時(shí)間: 2013-12-11
上傳用戶:sdq_123
資源簡(jiǎn)介:用VHDL來(lái)實(shí)現(xiàn)的數(shù)字頻率合成的技術(shù),幾乎很全的,所有的都有
上傳時(shí)間: 2016-10-20
上傳用戶:TF2015
資源簡(jiǎn)介:使用單片機(jī)控制FPGA完成直接數(shù)字頻率合成(DDFS),采用Keil C51
上傳時(shí)間: 2014-01-26
上傳用戶:waitingfy
資源簡(jiǎn)介:該文檔為基于FPGA的直接數(shù)字頻率合成器的設(shè)計(jì)和實(shí)現(xiàn)概述文檔,是一份很不錯(cuò)的參考資料,具有較高參考價(jià)值,感興趣的可以下載看看………………
上傳時(shí)間: 2022-01-07
上傳用戶:kent
資源簡(jiǎn)介:基于FPGA的數(shù)字頻率計(jì)的設(shè)計(jì)11利用VHDL 硬件描述語(yǔ)言設(shè)計(jì),并在EDA(電子設(shè)計(jì)自動(dòng)化) 工具的幫助下,用大規(guī)模可編程邏輯器件(FPGA/ CPLD) 實(shí)現(xiàn)數(shù)字頻率計(jì)的設(shè)計(jì)原理及相關(guān)程序
上傳時(shí)間: 2013-08-06
上傳用戶:taozhihua1314