基于可編程邏輯器件CPLD和直接數字頻率合成技術(DDS)的三相多波形函數發生器
資源簡介:基于可編程邏輯器件CPLD和直接數字頻率合成技術(DDS)的三相多波形函數發生器
上傳時間: 2013-12-24
上傳用戶:baiom
資源簡介:摘要:介紹了基于可編程邏輯器件CPLD和直接數字頻率合成技術(DDS)的三相多波形函數發生器的基本原理,并在此基礎上給出了基于CPLD的各模塊設計方法及其VHDL源程序
上傳時間: 2015-10-28
上傳用戶:wqxstar
資源簡介:本設計基于數字頻率合成技術,采用正弦查找表實現波形產生.直接數字頻率合成技術(DDS)是一種先進的電路結構,能在全數字下對輸出信號頻率進行精確而快速的控制,DDS技術還在解決輸出信號頻率增量選擇方面具有很好的應用,DDS所產生的信號具有頻率分辨率高、...
上傳時間: 2017-08-16
上傳用戶:xmsmh
資源簡介:基于CPLD的三相多波形函數發生器資料
上傳時間: 2013-11-13
上傳用戶:qwe1234
資源簡介:0025、基于CPLD的三相多波形函數發生器設計論文資料
上傳時間: 2014-04-09
上傳用戶:yyyyyyyy
資源簡介:0167、基于CPLD的三相多波形函數發生器論文資料
上傳時間: 2014-04-09
上傳用戶:止絮那夏
資源簡介:直接數字頻率合成技術在通信領域的應用,尤其在雷達導航上發揮了極大作用.
上傳時間: 2013-11-29
上傳用戶:ecooo
資源簡介:基于復雜可編程邏輯器件(CPLD)的120MHz高速A_D采集卡的設計
上傳時間: 2014-01-04
上傳用戶:jhksyghr
資源簡介:FPGACPLD結構分析 pga的EDA設計方法 fpga中的微程序設計 復雜可編程邏輯器件CPLD專題講座(Ⅴ)──CPLD的應用和實現數字邏 一種使用fpga設計的DRAM控制器 用CPLD器件實現24位同步計數器的設計
上傳時間: 2017-07-20
上傳用戶:ikemada
資源簡介:本設計的基本要求是以復雜可編程邏輯器件CPLD為基礎,通過在EDA系統軟件ispDesignExpert System 環境下進行數字系統設計,熟練掌握該環境下的功能仿真,時間仿真,管腳鎖定和芯片下載。 本系統基本上比較全面的模擬了計數式數字頻率計,廣泛應用于工業、民用...
上傳時間: 2015-01-11
上傳用戶:王慶才
資源簡介:可編程邏輯器件CPLD與單片機雙向通信的源程序
上傳時間: 2013-08-28
上傳用戶:梧桐
資源簡介:用復雜可編程邏輯器件(CPLD)實現的數字鐘控系統
上傳時間: 2015-06-02
上傳用戶:xymbian
資源簡介:可編程邏輯器件CPLD與單片機雙向通信的源程序
上傳時間: 2015-12-11
上傳用戶:bruce
資源簡介:基于可編程邏輯器件FPGA的獨立式鍵盤設計,內部具有硬件去抖動電路。值得一看
上傳時間: 2014-08-10
上傳用戶:熊少鋒
資源簡介:基于可編程邏輯器件實現任意波形發生器VHDL源代碼
上傳時間: 2014-06-01
上傳用戶:Shaikh
資源簡介:這是一個基于可編程邏輯器件的程序,用來實現自動轉換量程頻率計控制器,該程序在可以再仿真器上仿真實現
上傳時間: 2014-09-03
上傳用戶:ma1301115706
資源簡介:基于可編程邏輯器件的電源上電時序控制基于可編程邏輯器件的電源上電時序控制
上傳時間: 2022-01-30
上傳用戶:
資源簡介:本系統基于直接數字頻率合成技術;以凌陽SPCE061A單片機為控制核心;采用寬帶運放AD811和AGC技術使得50Ω負載上峰值達到6V±1V;由模擬乘法器AD835產生調幅信號;由數控電位器程控調制度;通過單片機改變頻率字實現調頻信號,最大頻偏可控;通過模擬開關產生A...
上傳時間: 2015-06-03
上傳用戶:清風冷雨
資源簡介:本系統基于直接數字頻率合成技術;以凌陽SPCE061A單片機為控制核心;采用寬帶運放AD811和AGC技術使得50Ω負
上傳時間: 2014-01-03
上傳用戶:maizezhen
資源簡介:本文首先介紹了直接數字頻率合成技術(DDS)的基本原理、體系結構及工作過程,然后針對其關鍵部分進行了優化,即采用函數近似法對存儲表結構(LUT)進行了優化,使存貯位數大大縮小,并提出了一種雜散抑制技術的運用,即相位抖動技術。在對直接數字頻率合成(DD...
上傳時間: 2013-04-24
上傳用戶:Pzj
資源簡介:介紹MT9V011 CMOS數字圖像傳感器在一個基于低端ARM7處理器和CPLD(可編程邏輯器件)的嵌入式系統中的應用。通過一片CPLD讀取MT9V011采集的圖像并緩存到存儲器以備后續的處理。利用PC平臺驗證了圖像采集功能。給出了一個在低端嵌入式系統中增加圖像采集功能的實...
上傳時間: 2016-08-24
上傳用戶:上善若水
資源簡介:基于CPLD/FPGA的可編程邏輯器件,借助單片機AT89C51;利用標準頻率50~100MHz的周期信號實現系統計數的等精度測量技術。同時采用閘門測量技術完成脈寬,占空比的測量。
上傳時間: 2013-08-09
上傳用戶:yd19890720
資源簡介:基于CPLD/FPGA的可編程邏輯器件,借助單片機AT89C51;利用標準頻率50~100MHz的周期信號實現系統計數的等精度測量技術。同時采用閘門測量技術完成脈寬,占空比的測量。
上傳時間: 2013-12-26
上傳用戶:JIUSHICHEN
資源簡介:基于FPGA的數字頻率計的設計11利用VHDL 硬件描述語言設計,并在EDA(電子設計自動化) 工具的幫助下,用大規??删幊踢壿嬈骷?FPGA/ CPLD) 實現數字頻率計的設計原理及相關程序
上傳時間: 2013-11-25
上傳用戶:ruan2570406
資源簡介:LCD 因其輕薄短小,低功耗,無輻射,平面直角顯示,以及影像穩定等特點,當今應用非常廣泛。CPLD(復雜可編程邏輯器件) 是一種具有豐富可編程功能引腳的可編程邏輯器件,不僅可實現常規的邏輯器件功能,還可以實現復雜而獨特的時序邏輯功能。并且具有ISP (在線可編\\r...
上傳時間: 2013-08-16
上傳用戶:zhliu007
資源簡介:介紹了基于FPGA的多功能計程車計價器的電路設計。該設計采用了可編程邏輯器件FPGA的ASIC設計,并基于超高速硬件描述語言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上編程實現了整個系統的控制部分,整個自動控制系統由四個模塊構成:秒分頻模塊、控...
上傳時間: 2014-07-27
上傳用戶:llandlu
資源簡介:介紹了基于FPGA的多功能計程車計價器的電路設計。該設計采用了可編程邏輯器件FPGA的ASIC設計,并基于超高速硬件描述語言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上編程實現了整個系統的控制部分,整個自動控制系統由四個模塊構成:秒分頻模塊、控...
上傳時間: 2015-10-24
上傳用戶:偷心的海盜
資源簡介:以兩片由TI 公司生產的數字信號處理器TMS320C6203B 為核心,用可編程邏輯陣列CPLD 進行邏輯控 制,采用現場可編程門陣列FPGA 作圖像的預處理和進行雙數字信號處理器(DSP) 之間的通訊,實現了實時相關的圖像 處理。此系統實時性好,可直接利用數字圖像的灰度特征...
上傳時間: 2016-05-11
上傳用戶:kytqcool
資源簡介:LCD 因其輕薄短小,低功耗,無輻射,平面 直角顯示,以及影像穩定等特點,當今應用非常 廣泛。CPLD(復雜可編程邏輯器件) 是一種具有 豐富可編程功能引腳的可編程邏輯器件,不僅可 實現常規的邏輯器件功能,還可以實現復雜而獨 特的時序邏輯功能。并且具有ISP (...
上傳時間: 2016-09-25
上傳用戶:lanhuaying
資源簡介:設計了一種基于CPLD(復雜可編程邏輯器件)的低頻數字相位測量儀
上傳時間: 2013-08-11
上傳用戶:a155166