基于FPGA/CPLD，采用VHDL語言的曼徹斯特的編解碼實現(xiàn)。還包含曼徹斯特碼的說明文檔。
資源簡介：基于FPGA CPLD設(shè)計與實現(xiàn)UART,一聽名字就知道，不用再說了吧，
上傳時間： 2013-08-09
上傳用戶：zcs023047
資源簡介：基于FPGA/CPLD，采用VHDL語言的曼徹斯特的編解碼實現(xiàn)。還包含曼徹斯特碼的說明文檔。
上傳時間： 2013-12-30
上傳用戶：515414293
資源簡介：基于FPGA CPLD設(shè)計與實現(xiàn)UART,一聽名字就知道，不用再說了吧，
上傳時間： 2014-08-09
上傳用戶：czl10052678
資源簡介：碩士論文基于FPGA/CPLD實現(xiàn)的FFT算法與仿真分析
上傳時間： 2017-02-07
上傳用戶：Mr.HWang
資源簡介：可編程邏輯器件FPGA(現(xiàn)場可編程門陣列)和CPLD(復(fù)雜可編程邏輯器件)越來越多的應(yīng)用于數(shù)字信號處理領(lǐng)域，與傳統(tǒng)的ASIC(專用集成電路)和DSP(數(shù)字信號處理器)相比，基于FPGA和CPLD實現(xiàn)的數(shù)字信號處理系統(tǒng)具有更高的實時性和可嵌入性，能夠方便地實現(xiàn)系統(tǒng)的集成與...
上傳時間： 2013-07-18
上傳用戶：wpt
資源簡介：FPGA CPLD 常見模塊設(shè)計，包括基于FPGA 的全數(shù)字鎖向環(huán)，基于FPGA CPLD 的半整數(shù)分頻器的設(shè)計等，很有用
上傳時間： 2013-08-30
上傳用戶：mhp0114
資源簡介：FPGA CPLD 常見模塊設(shè)計，包括基于FPGA 的全數(shù)字鎖向環(huán)，基于FPGA CPLD 的半整數(shù)分頻器的設(shè)計等，很有用
上傳時間： 2014-11-06
上傳用戶：leehom61
資源簡介：基于FPGA-CPLD最小系統(tǒng)PCB的制作? ? ? ? ?
上傳時間： 2022-07-18
上傳用戶：qingfengchizhu
資源簡介： 本資料是關(guān)于基于Quartus II FPGA/CPLD數(shù)字系統(tǒng)設(shè)計實例（VHDL源代碼文件），需要的可以自己下載。
上傳時間： 2013-10-13
上傳用戶：caiiicc
資源簡介：基于FPGA的數(shù)字頻率計的設(shè)計11利用VHDL 硬件描述語言設(shè)計,并在EDA(電子設(shè)計自動化) 工具的幫助下,用大規(guī)模可編程邏輯器件(FPGA/ CPLD) 實現(xiàn)數(shù)字頻率計的設(shè)計原理及相關(guān)程序
上傳時間： 2013-08-06
上傳用戶：taozhihua1314
資源簡介：用VHDL語言設(shè)計基于FPGA器件的高采樣率FIR濾波器,基于VHDL與CPLD器件的FIR數(shù)字濾波器的設(shè)計
上傳時間： 2013-08-07
上傳用戶：ukuk
資源簡介： 本資料是關(guān)于基于Quartus II FPGA/CPLD數(shù)字系統(tǒng)設(shè)計實例（VHDL源代碼文件），需要的可以自己下載。
上傳時間： 2013-11-12
上傳用戶：VRMMO
資源簡介：本文介紹了樂曲演奏電路的設(shè)計與實現(xiàn)中涉及的CPLD／FPGA可編程邏輯控件,開發(fā)環(huán)境MAX+PLUSⅡ,硬件描述語言HDL以及介紹了在MAX+PLUSⅡ的EDA 軟件平臺上, 一種基于FPGA 的樂曲發(fā)生器的設(shè)計方法, 并給出了設(shè)計的頂層電路圖和底層模塊的VHDL（或AHDL）源程序。該設(shè)...
上傳時間： 2014-02-01
上傳用戶：wff
資源簡介：用VHDL語言設(shè)計基于FPGA器件的高采樣率FIR濾波器,基于VHDL與CPLD器件的FIR數(shù)字濾波器的設(shè)計
上傳時間： 2017-08-05
上傳用戶：hwl453472107
資源簡介：基于FPGA的數(shù)字頻率計的設(shè)計11利用VHDL 硬件描述語言設(shè)計,并在EDA(電子設(shè)計自動化) 工具的幫助下,用大規(guī)模可編程邏輯器件(FPGA/ CPLD) 實現(xiàn)數(shù)字頻率計的設(shè)計原理及相關(guān)程序
上傳時間： 2013-11-25
上傳用戶：ruan2570406
資源簡介：擴頻通信技術(shù)因為具有較強的抗干擾、抗噪聲、抗多徑衰落能力、較好的保密性、較強的多址能力和高精度測量等優(yōu)點，在軍事抗干擾和個人通信業(yè)務(wù)中得到了很大的發(fā)展。尤其是基于擴頻理論的CDMA通信技術(shù)成為國際電聯(lián)規(guī)定的第三代移動通信系統(tǒng)的主要標(biāo)準(zhǔn)化建議后，...
上傳時間： 2013-04-24
上傳用戶：chenjjer
資源簡介：通信與信息技術(shù)行業(yè)飛速發(fā)展，已成為我國支柱產(chǎn)業(yè)之一。隨著該行業(yè)的迅速發(fā)展，社會對具備實際動手能力人才的需求也不斷增加，高校通信教學(xué)改革勢在必行。在最初的通信原理實驗設(shè)備中每個實驗獨立占用一塊硬件資源，隨著EDA技術(shù)的發(fā)展，實驗設(shè)備廠商將CPLD/FP...
上傳時間： 2013-07-07
上傳用戶：evil
資源簡介：傳統(tǒng)PLC使用時會出現(xiàn)一些問題，如程序死循環(huán)、程序跑飛、需要龐大的編譯系統(tǒng)作支持和不能實現(xiàn)精確位置控制等等；而發(fā)展到OPENPLC后，這些問題依然存在。為了更好地解決這些問題，本文提出一種全新的可編程控制器現(xiàn)場集成技術(shù)，用FPGA來實現(xiàn)PLC的功能，拋棄傳...
上傳時間： 2013-05-30
上傳用戶：dtvboyy
資源簡介：隨著電子技術(shù)和信息技術(shù)的發(fā)展，可編程邏輯器件的應(yīng)用領(lǐng)域越來越寬。可編程SoC設(shè)計已成為SoC設(shè)計的新方法。論文介紹了可編程邏輯器件的設(shè)計方法和開發(fā)技術(shù)，并用硬件描述語言和FPGA／CPLD設(shè)計技術(shù)，探索和研究了基于FPGA的RISCMCU的設(shè)計與實現(xiàn)過程。 論文參照...
上傳時間： 2013-07-16
上傳用戶：熊少鋒
資源簡介：基于FPGA數(shù)字頻率計的實現(xiàn)，文中有所有的源代碼，僅供參考。
上傳時間： 2013-08-05
上傳用戶：13736136189
資源簡介：波束成型，基于FPGA的波束成型，包括兩個文件，一個濾波器，一個xilinx仿真
上傳時間： 2013-08-05
上傳用戶：joheace
資源簡介：基于FPGA的PCI接口設(shè)計的源代碼以及其仿真測試文件
上傳時間： 2013-08-05
上傳用戶：lou45566
資源簡介：基于FPGA的LCD&VGA控制器設(shè)計 字數(shù)不夠
上傳時間： 2013-08-05
上傳用戶：ginani
資源簡介：基于FPGA的快速傅立葉變換硬件及軟件設(shè)計!
上傳時間： 2013-08-06
上傳用戶：asdkin
資源簡介：一篇比較實用的論文，基于FPGA的視頻監(jiān)控
上傳時間： 2013-08-06
上傳用戶：zhaoke2005
資源簡介：基于FPGA設(shè)計實例，適合電子類大四學(xué)生入門與提高，可以用做課程設(shè)計和畢業(yè)設(shè)計
上傳時間： 2013-08-06
上傳用戶：gououo
資源簡介：基于FPGA流水線CPU控制器的設(shè)計與實現(xiàn)：在FPGA上設(shè)計并實現(xiàn)了一種具有MIPS風(fēng)格的CPU硬布線控制器。
上傳時間： 2013-08-06
上傳用戶：qw12
資源簡介：基于FPGA的1024點流水線工作方式的FFT實現(xiàn),適合FPGA的技術(shù)人員做信號處理參考
上傳時間： 2013-08-06
上傳用戶：netwolf
資源簡介：優(yōu)秀論文,基于FPGA的FIR濾波器的設(shè)計
上傳時間： 2013-08-07
上傳用戶：遠遠ssad
資源簡介：基于FPGA的樂曲發(fā)生器電路設(shè)計 附含源代碼（quartersii環(huán)境下運行）
上傳時間： 2013-08-07
上傳用戶：pwcsoft
