相 關 資 源

• 基于FPGA的樂曲發(fā)生器電路設計 附含源代碼（quartersii環(huán)境下運行）免費下載

  資源簡介：基于FPGA的樂曲發(fā)生器電路設計 附含源代碼（quartersii環(huán)境下運行）

  標簽： quartersii FPGA 發(fā)生器 電路設計

  上傳時間： 2013-08-07

  上傳用戶：pwcsoft

• 基于FPGA的樂曲發(fā)生器電路設計 附含源代碼（quartersii環(huán)境下運行）免費下載

  資源簡介：基于FPGA的樂曲發(fā)生器電路設計 附含源代碼（quartersii環(huán)境下運行）

  標簽： quartersii FPGA 發(fā)生器 電路設計

  上傳時間： 2014-01-07

  上傳用戶：sammi

• 基于FPGA的樂曲發(fā)生器設計免費下載

  資源簡介：基于FPGA的樂曲發(fā)生器設計，以 EDA 技術為核心的能在可編程 ASIC 上進行系統(tǒng)芯片集成的新設計方法

  標簽： FPGA 發(fā)生器

  上傳時間： 2017-09-24

  上傳用戶：chenjjer

• 一份完整的OFDM仿真程序,設計完整并在matlab7.0環(huán)境下運行成功免費下載

  資源簡介：一份完整的OFDM仿真程序,設計完整并在matlab7.0環(huán)境下運行成功

  標簽： matlab OFDM 7.0 仿真程序

  上傳時間： 2017-07-28

  上傳用戶：13160677563

• 本文介紹了樂曲演奏電路的設計與實現(xiàn)中涉及的CPLD／FPGA可編程邏輯控件,開發(fā)環(huán)境MAX+PLUSⅡ,硬件描述語言HDL以及介紹了在MAX+PLUSⅡ的EDA 軟件平臺上, 一種基于FPGA 的樂曲免費下載

  資源簡介：本文介紹了樂曲演奏電路的設計與實現(xiàn)中涉及的CPLD／FPGA可編程邏輯控件,開發(fā)環(huán)境MAX+PLUSⅡ,硬件描述語言HDL以及介紹了在MAX+PLUSⅡ的EDA 軟件平臺上, 一種基于FPGA 的樂曲發(fā)生器的設計方法, 并給出了設計的頂層電路圖和底層模塊的VHDL（或AHDL）源程序。該設...

  標簽： FPGA PLUS MAX CPLD

  上傳時間： 2014-02-01

  上傳用戶：wff

• 基于FPGA的數(shù)字鐘電路設計免費下載

  資源簡介：摘要：數(shù)字鐘是典型的電子電路的應用，而基于FPGA的數(shù)字鐘電路具有更大的靈活性和通用性。以QuartusII軟件為設計平臺，進行了基于FPGA的數(shù)字鐘電路的方案設計、程序設計輸入、編譯和仿真等操作，比較完整地說明了數(shù)字鐘電路的設計過程、功能和可編程邏輯器件...

  標簽： FPGA 數(shù)字鐘

  上傳時間： 2022-07-11

  上傳用戶：

• 基于FPGA的樂曲硬件演奏電路設計的實現(xiàn)免費下載

  資源簡介：基于FPGA的樂曲硬件演奏電路設計的實現(xiàn)，有完整的VHDL代碼，并有PDF詳細說明如何下載及跳線設置，并“梁祝”在GW48系列開發(fā)平臺上下載調試成功。音樂優(yōu)美

  標簽： FPGA 硬件 電路設計

  上傳時間： 2013-08-30

  上傳用戶：zhangzhenyu

• 基于FPGA的樂曲硬件演奏電路設計的實現(xiàn)免費下載

  資源簡介：基于FPGA的樂曲硬件演奏電路設計的實現(xiàn)，有完整的VHDL代碼，并有PDF詳細說明如何下載及跳線設置，并“梁祝”在GW48系列開發(fā)平臺上下載調試成功。音樂優(yōu)美

  標簽： FPGA 硬件 電路設計

  上傳時間： 2015-08-18

  上傳用戶：zm7516678

• 基于FPGA的DDS IP核設計方案免費下載

  資源簡介：以Altera公司的Quartus Ⅱ 7.2作為開發(fā)工具，研究了基于FPGA的DDS IP核設計，并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測試結果。將設計的DDS IP核封裝成為SOPC Builder自定義的組件，結合32位嵌入式CPU軟核Nios II，構成可編程片上系統(tǒng)（SOPC），利用...

  標簽： FPGA DDS IP核 設計方案

  上傳時間： 2013-11-06

  上傳用戶：songkun

• 基于FPGA的PID控制電路的設計與實現(xiàn)簡介免費下載

  資源簡介：該文檔為基于FPGA的PID控制電路的設計與實現(xiàn)簡介文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………

  標簽： FPGA pid控制電路

  上傳時間： 2021-11-19

  上傳用戶：

• 基于FPGA的HDB3編譯碼設計.rar免費下載

  資源簡介：一般由信源發(fā)出的數(shù)字基帶信號含有豐富的低頻分量，甚至直流分量，這些信號往往不宜直接用于傳輸，易產(chǎn)生碼間干擾進而直接影響傳輸?shù)目煽啃裕蚨獙ζ溥M行編碼以便傳輸。傳統(tǒng)的井下信號在傳輸過程中普遍采用曼徹斯特碼的編解碼方式，而該方式的地面解碼電路...

  標簽： FPGA HDB3 編譯碼

  上傳時間： 2013-05-26

  上傳用戶：teddysha

• 基于FPGA的HDB3編譯碼設計免費下載

  資源簡介：一般由信源發(fā)出的數(shù)字基帶信號含有豐富的低頻分量，甚至直流分量，這些信號往往不宜直接用于傳輸，易產(chǎn)生碼間干擾進而直接影響傳輸?shù)目煽啃裕蚨獙ζ溥M行編碼以便傳輸。傳統(tǒng)的井下信號在傳輸過程中普遍采用曼徹斯特碼的編解碼方式，而該方式的地面解碼電路...

  標簽： FPGA HDB3 編譯碼

  上傳時間： 2013-04-24

  上傳用戶：siguazgb

• 基于FPGA的LCD&VGA控制器設計免費下載

  資源簡介：基于FPGA的LCD&VGA控制器設計 字數(shù)不夠

  標簽： FPGA LCD VGA 制器設計

  上傳時間： 2013-08-05

  上傳用戶：ginani

• 基于FPGA的雷達信號模擬器設計免費下載

  資源簡介：優(yōu)秀碩士論文，基于FPGA的雷達信號模擬器設計，對學FPGA的，特別是學雷達的同學有很好的參考價值

  標簽： FPGA 雷達 信號模擬器

  上傳時間： 2013-08-10

  上傳用戶：dianxin61

• 基于FPGA的隨機數(shù)性能檢測設計免費下載

  資源簡介：為了滿足對隨機數(shù)性能有一定要求的系統(tǒng)能夠實時檢測隨機數(shù)性能的需求，提出了一種基于FPGA的隨機數(shù)性能檢測設計方案。根據(jù)NIST的測試標準，采用基于統(tǒng)計的方法，在FPGA內部實現(xiàn)了對隨機序列的頻率測試、游程測試、最大游程測試、離散傅里葉變換測試和二元矩陣...

  標簽： FPGA 隨機數(shù) 性能檢測

  上傳時間： 2013-11-13

  上傳用戶：lliuhhui

• 基于FPGA的數(shù)字濾波系統(tǒng)設計免費下載

  資源簡介：基于FPGA的數(shù)字濾波系統(tǒng)設計

  標簽： FPGA 數(shù)字濾波 系統(tǒng)設計

  上傳時間： 2013-11-07

  上傳用戶：erkuizhang

• 基于FPGA的DDS IP核設計方案免費下載

  資源簡介：以Altera公司的Quartus Ⅱ 7.2作為開發(fā)工具，研究了基于FPGA的DDS IP核設計，并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測試結果。將設計的DDS IP核封裝成為SOPC Builder自定義的組件，結合32位嵌入式CPU軟核Nios II，構成可編程片上系統(tǒng)（SOPC），利用...

  標簽： FPGA DDS IP核 設計方案

  上傳時間： 2013-12-22

  上傳用戶：forzalife

• 基于FPGA的誤碼率測試儀設計免費下載

  資源簡介：基于FPGA的誤碼率測試儀設計基于FPGA的誤碼率測試儀設計

  標簽： FPGA 誤碼率 試儀設計

  上傳時間： 2013-08-02

  上傳用戶：1159797854

• 一種基于CPLD 的PWM控制電路設計免費下載

  資源簡介：一種基于CPLD 的PWM控制電路設計，僅供參考

  標簽： CPLD PWM 控制 電路設計

  上傳時間： 2013-08-22

  上傳用戶：wxqman

• 基于MAX4172的電流檢測電路設計與實現(xiàn)免費下載

  資源簡介：基于MAX4172的電流檢測電路設計與實現(xiàn)

  標簽： 4172 MAX 電流檢測 電路設計

  上傳時間： 2013-12-21

  上傳用戶：jackgao

• 基于UC3854的功率因數(shù)校正電路設計免費下載

  資源簡介：PFC，基于UC3854的功率因數(shù)校正電路設計。

  標簽： 3854 UC 功率因數(shù)校正 電路設計

  上傳時間： 2013-11-24

  上傳用戶：ls530720646

• 基于FPGA的隨機數(shù)性能檢測設計免費下載

  資源簡介：為了滿足對隨機數(shù)性能有一定要求的系統(tǒng)能夠實時檢測隨機數(shù)性能的需求，提出了一種基于FPGA的隨機數(shù)性能檢測設計方案。根據(jù)NIST的測試標準，采用基于統(tǒng)計的方法，在FPGA內部實現(xiàn)了對隨機序列的頻率測試、游程測試、最大游程測試、離散傅里葉變換測試和二元矩陣...

  標簽： FPGA 隨機數(shù) 性能檢測

  上傳時間： 2015-01-01

  上傳用戶：瓦力瓦力hong

• 基于FPGA的數(shù)字濾波系統(tǒng)設計免費下載

  資源簡介：基于FPGA的數(shù)字濾波系統(tǒng)設計

  標簽： FPGA 數(shù)字濾波 系統(tǒng)設計

  上傳時間： 2015-01-01

  上傳用戶：fudong911

• UCLINUX2.6核下的vga驅動。基于framebuffer機理。硬件設計采用基于FPGA的軟核NIOSII設計。免費下載

  資源簡介：UCLINUX2.6核下的vga驅動。基于framebuffer機理。硬件設計采用基于FPGA的軟核NIOSII設計。

  標簽： framebuffer UCLINUX NIOSII FPGA

  上傳時間： 2015-10-03

  上傳用戶：拔絲土豆

• 基于FPGA的分頻器設計,已經(jīng)通過了仿真(VHDL語言編寫)免費下載

  資源簡介：基于FPGA的分頻器設計,已經(jīng)通過了仿真(VHDL語言編寫)

  標簽： FPGA VHDL 分頻器 仿真

  上傳時間： 2013-12-14

  上傳用戶：haoxiyizhong

• 用vhdl語言編寫的基于FPGA的波形發(fā)生器免費下載

  資源簡介：用vhdl語言編寫的基于FPGA的波形發(fā)生器，使用了quartusII程序。可以在1602液晶顯示器上顯示目前的波形種類。產(chǎn)生的波形分別是正弦波，三角波，鋸齒波和方波。

  標簽： vhdl FPGA 語言 編寫

  上傳時間： 2015-12-17

  上傳用戶：zhichenglu

• 今今日電子--基于FPGA的PCI總線接口設計 (圖)日電子--基于FPGA的PCI總線接口設計 (圖)今日電子--基于FPGA的PCI總線接口設計 (圖)免費下載

  資源簡介：今今日電子--基于FPGA的PCI總線接口設計 (圖)日電子--基于FPGA的PCI總線接口設計 (圖)今日電子--基于FPGA的PCI總線接口設計 (圖)

  標簽： FPGA PCI 總線 接口設計

  上傳時間： 2016-02-19

  上傳用戶：sevenbestfei

• 一種基于CPLD 的PWM控制電路設計免費下載

  資源簡介：一種基于CPLD 的PWM控制電路設計，僅供參考

  標簽： CPLD PWM 控制 電路設計

  上傳時間： 2016-05-14

  上傳用戶：yuzsu

• 用vhdl語言編寫的基于FPGA的波形發(fā)生器。對于做實驗需要產(chǎn)生的波形非常有用。免費下載

  資源簡介：用vhdl語言編寫的基于FPGA的波形發(fā)生器。對于做實驗需要產(chǎn)生的波形非常有用。

  標簽： vhdl FPGA 語言 編寫

  上傳時間： 2013-12-24

  上傳用戶：蠢蠢66

• 基于FPGA的頻率計模塊設計免費下載

  資源簡介：基于FPGA的頻率計模塊設計，帶quartus下的圖形文件

  標簽： FPGA 頻率計 模塊設計

  上傳時間： 2017-04-22

  上傳用戶：xcy122677