基于FPGA的樂曲發(fā)生器電路設(shè)計(jì) 附含源代碼（quartersii環(huán)境下運(yùn)行）
資源簡(jiǎn)介：基于FPGA的樂曲發(fā)生器電路設(shè)計(jì) 附含源代碼（quartersii環(huán)境下運(yùn)行）
上傳時(shí)間： 2013-08-07
上傳用戶：pwcsoft
資源簡(jiǎn)介：基于FPGA的樂曲發(fā)生器電路設(shè)計(jì) 附含源代碼（quartersii環(huán)境下運(yùn)行）
上傳時(shí)間： 2014-01-07
上傳用戶：sammi
資源簡(jiǎn)介：基于FPGA的樂曲發(fā)生器設(shè)計(jì)，以 EDA 技術(shù)為核心的能在可編程 ASIC 上進(jìn)行系統(tǒng)芯片集成的新設(shè)計(jì)方法
上傳時(shí)間： 2017-09-24
上傳用戶：chenjjer
資源簡(jiǎn)介：一份完整的OFDM仿真程序,設(shè)計(jì)完整并在matlab7.0環(huán)境下運(yùn)行成功
上傳時(shí)間： 2017-07-28
上傳用戶：13160677563
資源簡(jiǎn)介：本文介紹了樂曲演奏電路的設(shè)計(jì)與實(shí)現(xiàn)中涉及的CPLD／FPGA可編程邏輯控件,開發(fā)環(huán)境MAX+PLUSⅡ,硬件描述語(yǔ)言HDL以及介紹了在MAX+PLUSⅡ的EDA 軟件平臺(tái)上, 一種基于FPGA 的樂曲發(fā)生器的設(shè)計(jì)方法, 并給出了設(shè)計(jì)的頂層電路圖和底層模塊的VHDL（或AHDL）源程序。該設(shè)...
上傳時(shí)間： 2014-02-01
上傳用戶：wff
資源簡(jiǎn)介：摘要：數(shù)字鐘是典型的電子電路的應(yīng)用，而基于FPGA的數(shù)字鐘電路具有更大的靈活性和通用性。以QuartusII軟件為設(shè)計(jì)平臺(tái)，進(jìn)行了基于FPGA的數(shù)字鐘電路的方案設(shè)計(jì)、程序設(shè)計(jì)輸入、編譯和仿真等操作，比較完整地說(shuō)明了數(shù)字鐘電路的設(shè)計(jì)過(guò)程、功能和可編程邏輯器件...
上傳時(shí)間： 2022-07-11
上傳用戶：
資源簡(jiǎn)介：基于FPGA的樂曲硬件演奏電路設(shè)計(jì)的實(shí)現(xiàn)，有完整的VHDL代碼，并有PDF詳細(xì)說(shuō)明如何下載及跳線設(shè)置，并“梁祝”在GW48系列開發(fā)平臺(tái)上下載調(diào)試成功。音樂優(yōu)美
上傳時(shí)間： 2013-08-30
上傳用戶：zhangzhenyu
資源簡(jiǎn)介：基于FPGA的樂曲硬件演奏電路設(shè)計(jì)的實(shí)現(xiàn)，有完整的VHDL代碼，并有PDF詳細(xì)說(shuō)明如何下載及跳線設(shè)置，并“梁祝”在GW48系列開發(fā)平臺(tái)上下載調(diào)試成功。音樂優(yōu)美
上傳時(shí)間： 2015-08-18
上傳用戶：zm7516678
資源簡(jiǎn)介：以Altera公司的Quartus Ⅱ 7.2作為開發(fā)工具，研究了基于FPGA的DDS IP核設(shè)計(jì)，并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測(cè)試結(jié)果。將設(shè)計(jì)的DDS IP核封裝成為SOPC Builder自定義的組件，結(jié)合32位嵌入式CPU軟核Nios II，構(gòu)成可編程片上系統(tǒng)（SOPC），利用...
上傳時(shí)間： 2013-11-06
上傳用戶：songkun
資源簡(jiǎn)介：該文檔為基于FPGA的PID控制電路的設(shè)計(jì)與實(shí)現(xiàn)簡(jiǎn)介文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
上傳時(shí)間： 2021-11-19
上傳用戶：
資源簡(jiǎn)介：一般由信源發(fā)出的數(shù)字基帶信號(hào)含有豐富的低頻分量，甚至直流分量，這些信號(hào)往往不宜直接用于傳輸，易產(chǎn)生碼間干擾進(jìn)而直接影響傳輸?shù)目煽啃裕蚨獙?duì)其進(jìn)行編碼以便傳輸。傳統(tǒng)的井下信號(hào)在傳輸過(guò)程中普遍采用曼徹斯特碼的編解碼方式，而該方式的地面解碼電路...
上傳時(shí)間： 2013-05-26
上傳用戶：teddysha
資源簡(jiǎn)介：一般由信源發(fā)出的數(shù)字基帶信號(hào)含有豐富的低頻分量，甚至直流分量，這些信號(hào)往往不宜直接用于傳輸，易產(chǎn)生碼間干擾進(jìn)而直接影響傳輸?shù)目煽啃裕蚨獙?duì)其進(jìn)行編碼以便傳輸。傳統(tǒng)的井下信號(hào)在傳輸過(guò)程中普遍采用曼徹斯特碼的編解碼方式，而該方式的地面解碼電路...
上傳時(shí)間： 2013-04-24
上傳用戶：siguazgb
資源簡(jiǎn)介：基于FPGA的LCD&VGA控制器設(shè)計(jì) 字?jǐn)?shù)不夠
上傳時(shí)間： 2013-08-05
上傳用戶：ginani
資源簡(jiǎn)介：優(yōu)秀碩士論文，基于FPGA的雷達(dá)信號(hào)模擬器設(shè)計(jì)，對(duì)學(xué)FPGA的，特別是學(xué)雷達(dá)的同學(xué)有很好的參考價(jià)值
上傳時(shí)間： 2013-08-10
上傳用戶：dianxin61
資源簡(jiǎn)介：為了滿足對(duì)隨機(jī)數(shù)性能有一定要求的系統(tǒng)能夠?qū)崟r(shí)檢測(cè)隨機(jī)數(shù)性能的需求，提出了一種基于FPGA的隨機(jī)數(shù)性能檢測(cè)設(shè)計(jì)方案。根據(jù)NIST的測(cè)試標(biāo)準(zhǔn)，采用基于統(tǒng)計(jì)的方法，在FPGA內(nèi)部實(shí)現(xiàn)了對(duì)隨機(jī)序列的頻率測(cè)試、游程測(cè)試、最大游程測(cè)試、離散傅里葉變換測(cè)試和二元矩陣...
上傳時(shí)間： 2013-11-13
上傳用戶：lliuhhui
資源簡(jiǎn)介：基于FPGA的數(shù)字濾波系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-11-07
上傳用戶：erkuizhang
資源簡(jiǎn)介：以Altera公司的Quartus Ⅱ 7.2作為開發(fā)工具，研究了基于FPGA的DDS IP核設(shè)計(jì)，并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測(cè)試結(jié)果。將設(shè)計(jì)的DDS IP核封裝成為SOPC Builder自定義的組件，結(jié)合32位嵌入式CPU軟核Nios II，構(gòu)成可編程片上系統(tǒng)（SOPC），利用...
上傳時(shí)間： 2013-12-22
上傳用戶：forzalife
資源簡(jiǎn)介：基于FPGA的誤碼率測(cè)試儀設(shè)計(jì)基于FPGA的誤碼率測(cè)試儀設(shè)計(jì)
上傳時(shí)間： 2013-08-02
上傳用戶：1159797854
資源簡(jiǎn)介：一種基于CPLD 的PWM控制電路設(shè)計(jì)，僅供參考
上傳時(shí)間： 2013-08-22
上傳用戶：wxqman
資源簡(jiǎn)介：基于MAX4172的電流檢測(cè)電路設(shè)計(jì)與實(shí)現(xiàn)
上傳時(shí)間： 2013-12-21
上傳用戶：jackgao
資源簡(jiǎn)介：PFC，基于UC3854的功率因數(shù)校正電路設(shè)計(jì)。
上傳時(shí)間： 2013-11-24
上傳用戶：ls530720646
資源簡(jiǎn)介：為了滿足對(duì)隨機(jī)數(shù)性能有一定要求的系統(tǒng)能夠?qū)崟r(shí)檢測(cè)隨機(jī)數(shù)性能的需求，提出了一種基于FPGA的隨機(jī)數(shù)性能檢測(cè)設(shè)計(jì)方案。根據(jù)NIST的測(cè)試標(biāo)準(zhǔn)，采用基于統(tǒng)計(jì)的方法，在FPGA內(nèi)部實(shí)現(xiàn)了對(duì)隨機(jī)序列的頻率測(cè)試、游程測(cè)試、最大游程測(cè)試、離散傅里葉變換測(cè)試和二元矩陣...
上傳時(shí)間： 2015-01-01
上傳用戶：瓦力瓦力hong
資源簡(jiǎn)介：基于FPGA的數(shù)字濾波系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2015-01-01
上傳用戶：fudong911
資源簡(jiǎn)介：UCLINUX2.6核下的vga驅(qū)動(dòng)。基于framebuffer機(jī)理。硬件設(shè)計(jì)采用基于FPGA的軟核NIOSII設(shè)計(jì)。
上傳時(shí)間： 2015-10-03
上傳用戶：拔絲土豆
資源簡(jiǎn)介：基于FPGA的分頻器設(shè)計(jì),已經(jīng)通過(guò)了仿真(VHDL語(yǔ)言編寫)
上傳時(shí)間： 2013-12-14
上傳用戶：haoxiyizhong
資源簡(jiǎn)介：用vhdl語(yǔ)言編寫的基于FPGA的波形發(fā)生器，使用了quartusII程序。可以在1602液晶顯示器上顯示目前的波形種類。產(chǎn)生的波形分別是正弦波，三角波，鋸齒波和方波。
上傳時(shí)間： 2015-12-17
上傳用戶：zhichenglu
資源簡(jiǎn)介：今今日電子--基于FPGA的PCI總線接口設(shè)計(jì) (圖)日電子--基于FPGA的PCI總線接口設(shè)計(jì) (圖)今日電子--基于FPGA的PCI總線接口設(shè)計(jì) (圖)
上傳時(shí)間： 2016-02-19
上傳用戶：sevenbestfei
資源簡(jiǎn)介：一種基于CPLD 的PWM控制電路設(shè)計(jì)，僅供參考
上傳時(shí)間： 2016-05-14
上傳用戶：yuzsu
資源簡(jiǎn)介：用vhdl語(yǔ)言編寫的基于FPGA的波形發(fā)生器。對(duì)于做實(shí)驗(yàn)需要產(chǎn)生的波形非常有用。
上傳時(shí)間： 2013-12-24
上傳用戶：蠢蠢66
資源簡(jiǎn)介：基于FPGA的頻率計(jì)模塊設(shè)計(jì)，帶quartus下的圖形文件
上傳時(shí)間： 2017-04-22
上傳用戶：xcy122677
