基于FPGA CPLD設(shè)計(jì)與實(shí)現(xiàn)UART,一聽名字就知道，不用再說了吧，
資源簡(jiǎn)介：基于FPGA CPLD設(shè)計(jì)與實(shí)現(xiàn)UART,一聽名字就知道，不用再說了吧，
上傳時(shí)間： 2013-08-09
上傳用戶：zcs023047
資源簡(jiǎn)介：基于FPGA CPLD設(shè)計(jì)與實(shí)現(xiàn)UART,一聽名字就知道，不用再說了吧，
上傳時(shí)間： 2014-08-09
上傳用戶：czl10052678
資源簡(jiǎn)介：本文應(yīng)用EDA技術(shù)，基于FPGA器件設(shè)計(jì)與實(shí)現(xiàn)UART，并采用CRC校驗(yàn)。主要工作如下： 1、在異步串行通信電路部分完全用FPGA來實(shí)現(xiàn)。選用Xilinx公司的SpartanⅢ系列的XC3S1000來實(shí)現(xiàn)異步串行通信的接收、發(fā)送和接口控制功能，利用FPGA集成度比較高，具有在線可編程...
上傳時(shí)間： 2013-04-24
上傳用戶：Altman
資源簡(jiǎn)介：基于EMIF16模塊的TMS320C6678與FPGA接口設(shè)計(jì)與實(shí)現(xiàn)? ? ? ? ? ?
上傳時(shí)間： 2022-07-09
上傳用戶：
資源簡(jiǎn)介：直流電動(dòng)機(jī)控制系統(tǒng)的FPGA的設(shè)計(jì)與實(shí)現(xiàn)。
上傳時(shí)間： 2016-09-02
上傳用戶：lijinchuan
資源簡(jiǎn)介：基于FPGA的VHDL仿真實(shí)現(xiàn)漢明碼編譯碼
上傳時(shí)間： 2015-05-21
上傳用戶：Apple000
資源簡(jiǎn)介：本文介紹了樂曲演奏電路的設(shè)計(jì)與實(shí)現(xiàn)中涉及的CPLD／FPGA可編程邏輯控件,開發(fā)環(huán)境MAX+PLUSⅡ,硬件描述語言HDL以及介紹了在MAX+PLUSⅡ的EDA 軟件平臺(tái)上, 一種基于FPGA 的樂曲發(fā)生器的設(shè)計(jì)方法, 并給出了設(shè)計(jì)的頂層電路圖和底層模塊的VHDL（或AHDL）源程序。該設(shè)...
上傳時(shí)間： 2014-02-01
上傳用戶：wff
資源簡(jiǎn)介：該文檔為基于FPGA的UART設(shè)計(jì)與實(shí)現(xiàn)講解文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
上傳時(shí)間： 2022-01-31
上傳用戶：zhaiyawei
資源簡(jiǎn)介：基于FPGA流水線CPU控制器的設(shè)計(jì)與實(shí)現(xiàn)：在FPGA上設(shè)計(jì)并實(shí)現(xiàn)了一種具有MIPS風(fēng)格的CPU硬布線控制器。
上傳時(shí)間： 2013-08-06
上傳用戶：qw12
資源簡(jiǎn)介：基于FPGA的高速FFT處理器的設(shè)計(jì)與實(shí)現(xiàn)
上傳時(shí)間： 2013-08-07
上傳用戶：asdkin
資源簡(jiǎn)介：基于FPGA的VGA圖像控制器的設(shè)計(jì)與實(shí)現(xiàn)
上傳時(shí)間： 2013-08-09
上傳用戶：sclyutian
資源簡(jiǎn)介：基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼，其功能主要有：時(shí)間設(shè)置，時(shí)間顯示，跑表，分頻，日期設(shè)置，日期顯示等
上傳時(shí)間： 2013-08-18
上傳用戶：問題問題
資源簡(jiǎn)介：基于FPGA的直接數(shù)字頻率合成器的設(shè)計(jì)與實(shí)現(xiàn).
上傳時(shí)間： 2013-08-21
上傳用戶：hphh
資源簡(jiǎn)介：基于FPGA的UARTIP核設(shè)計(jì)與實(shí)現(xiàn).pdf
上傳時(shí)間： 2013-08-22
上傳用戶：kaje
資源簡(jiǎn)介：基于FPGA的SD轉(zhuǎn)換器的設(shè)計(jì)與實(shí)現(xiàn)，已經(jīng)在實(shí)際項(xiàng)目中測(cè)試過，完全OK！
上傳時(shí)間： 2013-08-23
上傳用戶：box2000
資源簡(jiǎn)介：基于FPGA液晶控制器設(shè)計(jì)與實(shí)現(xiàn)，采用VHDL硬件描述語言。
上傳時(shí)間： 2013-08-29
上傳用戶：shen_dafa
資源簡(jiǎn)介：基于FPGA的乒乓球游戲硬件電路的設(shè)計(jì)與實(shí)現(xiàn)，有完整的VHDL代碼，并有PDF詳細(xì)說明如何下載及跳線設(shè)置，并在GW48系列開發(fā)平臺(tái)上下載調(diào)試成功
上傳時(shí)間： 2013-08-30
上傳用戶：牧羊人8920
資源簡(jiǎn)介：提出了一種基于FPGA的高階高速F IR濾波器的設(shè)計(jì)與實(shí)現(xiàn)方法。通過一個(gè)169階的均方根\r\n升余弦滾降濾波器的設(shè)計(jì),介紹了如何應(yīng)用流水線技術(shù)來設(shè)計(jì)高階高速F IR濾波器,并且對(duì)所設(shè)計(jì)的\r\nFIR濾波器性能、資源占用進(jìn)行了分析。
上傳時(shí)間： 2013-08-31
上傳用戶：小火車?yán)怖怖?/p>
資源簡(jiǎn)介：這是篇, 覺得甚是有用，大家共同學(xué)學(xué)。
上傳時(shí)間： 2013-08-31
上傳用戶：ming52900
資源簡(jiǎn)介：基于單片機(jī)和FPGA的程控型邏輯分析儀設(shè)計(jì)與實(shí)現(xiàn)
上傳時(shí)間： 2013-11-01
上傳用戶：磊子226
資源簡(jiǎn)介：基于FPGA的數(shù)字視頻信號(hào)發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)
上傳時(shí)間： 2013-04-24
上傳用戶：sclyutian
資源簡(jiǎn)介：本文提出了一種基于USB和FPGA的高性能數(shù)據(jù)采集模塊USB12016(USB總線，A/D垂直分辨率為12位，存儲(chǔ)容量為16兆)的軟硬件設(shè)計(jì)與實(shí)現(xiàn)方法。該數(shù)據(jù)采集卡包括模擬輸入、A/D轉(zhuǎn)換、數(shù)據(jù)緩存、FPGA控制電路和USB總線接口等，在一張卡上實(shí)現(xiàn)了8通道模擬信號(hào)調(diào)理、采集、...
上傳時(shí)間： 2013-06-12
上傳用戶：CETM008
資源簡(jiǎn)介：擴(kuò)頻通信技術(shù)因?yàn)榫哂休^強(qiáng)的抗干擾、抗噪聲、抗多徑衰落能力、較好的保密性、較強(qiáng)的多址能力和高精度測(cè)量等優(yōu)點(diǎn)，在軍事抗干擾和個(gè)人通信業(yè)務(wù)中得到了很大的發(fā)展。尤其是基于擴(kuò)頻理論的CDMA通信技術(shù)成為國(guó)際電聯(lián)規(guī)定的第三代移動(dòng)通信系統(tǒng)的主要標(biāo)準(zhǔn)化建議后，...
上傳時(shí)間： 2013-04-24
上傳用戶：chenjjer
資源簡(jiǎn)介：隨著現(xiàn)代DSP、FPGA等數(shù)字芯片的信號(hào)處理能力不斷提高，基于軟件無線電技術(shù)的現(xiàn)代通信與信息處理系統(tǒng)也得到了更為廣泛的應(yīng)用。軟件無線電的基本思想是以一個(gè)通用、標(biāo)準(zhǔn)、模塊化的硬件系統(tǒng)作為其應(yīng)用平臺(tái)，把盡可能多的無線及個(gè)人通信和信號(hào)處理的功能用軟件來...
上傳時(shí)間： 2013-05-17
上傳用戶：wangchong
資源簡(jiǎn)介：隨著以計(jì)算機(jī)技術(shù)為核心的信息技術(shù)的迅速發(fā)展以及信息的爆炸式增長(zhǎng)，人類獲得的視覺信息很大一部分是從各種各樣的電子顯示器件上獲得的。這對(duì)顯示器件的要求也越來越高。在這些因素的驅(qū)動(dòng)下，顯示技術(shù)也取得了飛速的發(fā)展。使用FPGA/CPLD設(shè)計(jì)的液晶控制器具有...
上傳時(shí)間： 2013-04-24
上傳用戶：ryanxue
資源簡(jiǎn)介：信號(hào)與信息處理是信息科學(xué)中近幾年來發(fā)展最為迅速的學(xué)科之一,隨著片上系統(tǒng)(SOC,System On Chip)時(shí)代的到來,FPGA正處于革命性數(shù)字信號(hào)處理的前沿。基于FPGA的設(shè)計(jì)可以在系統(tǒng)可再編程及在系統(tǒng)調(diào)試,具有吞吐量高,能夠更好地防止授權(quán)復(fù)制、元器件和開發(fā)成本進(jìn)一步...
上傳時(shí)間： 2013-04-24
上傳用戶：lingduhanya
資源簡(jiǎn)介：數(shù)據(jù)采集處理技術(shù)是現(xiàn)代信號(hào)處理的基礎(chǔ)，廣泛應(yīng)用于雷達(dá)、聲納、軟件無線電、瞬態(tài)信號(hào)測(cè)試等領(lǐng)域。隨著信息科學(xué)的飛速發(fā)展，人們面臨的信號(hào)處理任務(wù)越來越繁重，對(duì)數(shù)據(jù)采集處理系統(tǒng)的要求也越來越高。近年來FPGA由于其設(shè)計(jì)靈活性、更強(qiáng)的適應(yīng)性及可重構(gòu)性，結(jié)...
上傳時(shí)間： 2013-06-24
上傳用戶：wangrong
資源簡(jiǎn)介：數(shù)字濾波器是現(xiàn)代數(shù)字信號(hào)處理系統(tǒng)的重要組成部分之一。ⅡR數(shù)字濾波器又是其中非常重要的一類慮波器，因其可以較低的階次獲得較高的頻率選擇特性而得到廣泛應(yīng)用。 本文研究了ⅡR數(shù)字濾波器的常用設(shè)計(jì)方法，在分析各種ⅡR實(shí)現(xiàn)結(jié)構(gòu)的基礎(chǔ)上，利用MATLAB針對(duì)并聯(lián)...
上傳時(shí)間： 2013-04-24
上傳用戶：rockjablew
資源簡(jiǎn)介：本文以研究嵌入式微處理器為主，自主地設(shè)計(jì)了能夠運(yùn)行MCS-51系列單片機(jī)指令的MCU系統(tǒng)。系統(tǒng)采用了VHDL 語言與原理框圖的綜合設(shè)計(jì)方法，并且在Altera公司的FPGA上通過驗(yàn)證。論文深入地研究了微處理器的指令系統(tǒng)和數(shù)據(jù)地址通路，采用VHDL 語言完成了取指單元，...
上傳時(shí)間： 2013-05-20
上傳用戶：2525775
資源簡(jiǎn)介：本文對(duì)基于FPGA的液晶顯示控制系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)進(jìn)行了研究。設(shè)計(jì)中從LCD技術(shù)參數(shù)著手，通過對(duì)顯示驅(qū)動(dòng)系統(tǒng)結(jié)構(gòu)與工作原理的研究，設(shè)計(jì)出顯示控制系統(tǒng)的框圖及各功能模塊的VHDL程序，通過單片機(jī)系統(tǒng)配置FPGA芯片，控制LCD顯示相應(yīng)的漢字和圖形。LCD顯示控制系...
上傳時(shí)間： 2013-04-24
上傳用戶：asasasas
