相 關 資 源

• 采用verilog hdl 語言實現整形dct算法免費下載

  資源簡介：采用verilog hdl 語言實現整形dct算法，設計合理，算法簡單，是紅色邏輯開發板試驗程序，值得一看。

  標簽： verilog hdl dct 語言

  上傳時間： 2013-12-23

  上傳用戶：aeiouetla

• 16階FIR濾波器--本設計用verilog hdl語言串行DA算法實現16階有限頻率響應濾波器！免費下載

  資源簡介：16階FIR濾波器--本設計用verilog hdl語言串行DA算法實現16階有限頻率響應濾波器！

  標簽： verilog FIR hdl 濾波器

  上傳時間： 2016-11-26

  上傳用戶：moshushi0009

• 采用verilog hdl語言編寫的實用電梯控制器免費下載

  資源簡介：采用verilog hdl語言編寫的實用電梯控制器，這是一個在實驗室里模擬的項目，分為主控制器與分控制器，主控制器完成運行方向、顯示樓層、關開電梯門、與分控制器通訊等功能；分控制器是在每一層的設備，實現顯示電梯當前所在樓層、接收乘客上升下降要求等功能...

  標簽： verilog hdl 語言 編寫

  上傳時間： 2014-01-23

  上傳用戶：日光微瀾

• 采用verilog hdl語言編寫的步進電機位置系統免費下載

  資源簡介：采用verilog hdl語言編寫的步進電機位置系統，實現步進電機的定速、加速、減速、定位，且速率和加減速度都能做到連續可調的程序，對控制類相關的學習者價值很高

  標簽： verilog hdl 語言 編寫

  上傳時間： 2016-03-21

  上傳用戶：aix008

• 本文件提供了用verilog hdl語言實現的8位超前進位加法器,充分說明了超前進位加法器和普通加法器之間的區別.免費下載

  資源簡介：本文件提供了用verilog hdl語言實現的8位超前進位加法器,充分說明了超前進位加法器和普通加法器之間的區別.

  標簽： verilog 加法器 hdl 進位

  上傳時間： 2013-12-17

  上傳用戶：ynwbosss

• actel A3P250 fpga用verilog hdl語言實現串口功能的源代碼免費下載

  資源簡介：actel A3P250 fpga用verilog hdl語言實現串口功能的源代碼

  標簽： verilog A3P250 actel fpga

  上傳時間： 2013-12-23

  上傳用戶：aa17807091

• 采用verilog hdl語言編寫的數字頻率計免費下載

  資源簡介：采用verilog hdl語言編寫的數字頻率計，被測波形分別為方波、三角波和正弦波；采用6個數碼管顯示結果，三檔量程可調，工程價值很高，

  標簽： verilog hdl 語言 編寫

  上傳時間： 2016-03-21

  上傳用戶：kr770906

• 采用verilog hdl語言編寫的交通燈控制系統免費下載

  資源簡介：采用verilog hdl語言編寫的交通燈控制系統，這是一個完整的畢設課題，分別有分頻、顯示譯碼、倒計時和動態顯示驅動模塊，實用價值很高，

  標簽： verilog hdl 語言 編寫

  上傳時間： 2016-03-21

  上傳用戶：R50974

• 采用verilog hdl語言編寫的多功能數字鐘免費下載

  資源簡介：采用verilog hdl語言編寫的多功能數字鐘，包括四個功能：時間顯示與設置、秒表、鬧鐘、日期顯示與設置，源代碼對FPGA和CPLD學習者價值很高，

  標簽： verilog hdl 語言 編寫

  上傳時間： 2016-03-21

  上傳用戶：270189020

• 采用verilog hdl語言編寫的直流電動機控制系統免費下載

  資源簡介：采用verilog hdl語言編寫的直流電動機控制系統，主要完成直流電動機的速度控制，典型的三閉環(位置、轉速和電流反饋)直流電機控制系統，對控制類相關的學習者價值很高

  標簽： verilog hdl 語言 編寫

  上傳時間： 2014-01-19

  上傳用戶：weiwolkt

• 有實驗結果,用MOSIN6編寫的,是verilog hdl語言實現的. 練習三 利用條件語句實現計數分頻時序電路 實驗目的： 1. 掌握條件語句在簡單時序模塊設計中的使用； 2. 學習在Ver免費下載

  資源簡介：有實驗結果,用MOSIN6編寫的,是verilog hdl語言實現的. 練習三 利用條件語句實現計數分頻時序電路 實驗目的： 1. 掌握條件語句在簡單時序模塊設計中的使用； 2. 學習在verilog模塊中應用計數器； 3. 學習測試模塊的編寫、綜合和不同層次的仿真。 練習四 ...

  標簽： verilog MOSIN6 hdl Ver

  上傳時間： 2016-11-19

  上傳用戶：mhp0114

• 本程序是在傳輸流傳輸過程中對節目時鐘字段進行檢測與修改,采用verilog hdl 語言進行編程。免費下載

  資源簡介：本程序是在傳輸流傳輸過程中對節目時鐘字段進行檢測與修改,采用verilog hdl 語言進行編程。

  標簽： verilog hdl 程序 傳輸流

  上傳時間： 2013-12-27

  上傳用戶：s363994250

• 采用verilog hdl語言編寫的曼徹斯特碼免費下載

  資源簡介：采用verilog hdl語言編寫的曼徹斯特碼， 文件列表： help md.v md_tf.v me.v me_tf.v med.v

  標簽： verilog hdl 語言 編寫

  上傳時間： 2016-12-08

  上傳用戶：yoleeson

• OFDM系統中FFT的verilog hdl 語言實現。免費下載

  資源簡介：OFDM系統中FFT的verilog hdl 語言實現。

  標簽： verilog OFDM FFT hdl

  上傳時間： 2017-01-18

  上傳用戶：wcl168881111111

• 采用verilog hel語言實現VGA的驅動免費下載

  資源簡介：采用verilog hel語言實現VGA的驅動，非常實用的源程序，有工程，晶振為有源晶振50的

  標簽： verilog VGA hel 語言

  上傳時間： 2014-01-17

  上傳用戶：181992417

• verilog hdl語言實現CPLD-EPC240與電腦的串口通訊QUARTUS邏輯工程源碼免費下載

  資源簡介：verilog hdl語言實現CPLD-EPC240與電腦的串口通訊QUARTUS邏輯工程源碼?//本模塊的功能是驗證實現和PC機進行基本的串口通信的功能。需要在//PC機上安裝一個串口調試工具來驗證程序的功能。//程序實現了一個收發一幀10個bit（即無奇偶校驗位）的串口控//制器，...

  標簽： verilog hdl cpld 串口通訊 quartus

  上傳時間： 2022-02-18

  上傳用戶：

• 基于verilog hdl語言的FPGA設計免費下載

  資源簡介：采用 verilog hdl 語言在Altera 公司的FPGA 芯片上實現了RISC_CPU 的關鍵部件狀態控制器的設計,以及在與其它各種數字邏輯設計方法的比較下,顯示出使用verilog

  標簽： verilog FPGA hdl 語言

  上傳時間： 2013-07-06

  上傳用戶：也一樣請求

• 此設計采用verilog hdl硬件語言設計,在掌宇開發板上實現. 將整個電路分為兩個子模塊免費下載

  資源簡介：此設計采用verilog hdl硬件語言設計,在掌宇開發板上實現. 將整個電路分為兩個子模塊，一個提供同步信號（H_SYNC和V_SYNC）及像素位置信息；另一個接收像素位置信息，并輸出顏色信號。這樣便于進行圖形修改，同時也容易實現

  標簽： verilog hdl 硬件語言設計 開發板

  上傳時間： 2015-04-11

  上傳用戶：myworkpost

• 采用verilog hdl硬件語言設計,實現基本的公用電話計費功能,設計完整.免費下載

  資源簡介：采用verilog hdl硬件語言設計,實現基本的公用電話計費功能,設計完整.

  標簽： verilog hdl 硬件語言設計 電話

  上傳時間： 2014-01-11

  上傳用戶：tzl1975

• 采用verilog hdl編程語言實現led顯示免費下載

  資源簡介：采用verilog hdl編程語言實現led顯示，有工程代碼用QII軟件編譯調試

  標簽： verilog hdl led 編程語言

  上傳時間： 2013-12-18

  上傳用戶：小草123

• 采用verilog hdl設計,在掌宇智能開發板上得到實現 根據搶答器的原理免費下載

  資源簡介：采用verilog hdl設計,在掌宇智能開發板上得到實現 根據搶答器的原理，整個電路可劃分為三部分：采樣電路、門控電路和譯碼電路

  標簽： verilog hdl 開發板 搶答器

  上傳時間： 2013-12-21

  上傳用戶：zgu489

• verilog hdl語言編寫的5分頻電路。采用兩路時鐘相邏輯作用產生。免費下載

  資源簡介：verilog hdl語言編寫的5分頻電路。采用兩路時鐘相邏輯作用產生。

  標簽： verilog hdl 語言 編寫

  上傳時間： 2015-07-18

  上傳用戶：yulg

• verilog hdl語言在FPGA實現中的存儲器的使用詳細說明免費下載

  資源簡介：verilog hdl語言在FPGA實現中的存儲器的使用詳細說明

  標簽： verilog FPGA hdl 語言

  上傳時間： 2014-10-14

  上傳用戶：litianchu

• 實現簡單的UART功能,在QUARTUS4.0下編譯通過,采用verilog hdl編寫.免費下載

  資源簡介：實現簡單的UART功能,在QUARTUS4.0下編譯通過,采用verilog hdl編寫.

  標簽： QUARTUS verilog UART 4.0

  上傳時間： 2013-12-18

  上傳用戶：hfmm633

• 針對多DSP 共享總線的通用信號處理板卡, 介紹了基于PCI9054 和CPCI 總線的接口設計, 分析了通用WDM總線驅動程序的開發。采用verilog hdl 用CPLD 設計控制時序實現了DS免費下載

  資源簡介：針對多DSP 共享總線的通用信號處理板卡, 介紹了基于PCI9054 和CPCI 總線的接口設計, 分析了通用WDM總線驅動程序的開發。采用verilog hdl 用CPLD 設計控制時序實現了DSP 和 CPCI 總線橋接器PCI9054 之間的普通傳輸和高速DMA 傳輸。驅動程序采用DriverWorks ...

  標簽： verilog 9054 CPCI CPLD

  上傳時間： 2013-12-24

  上傳用戶：tedo811

• cordic算法的verilog hdl具體實現免費下載

  資源簡介：cordic算法的verilog hdl具體實現

  標簽： verilog cordic hdl 算法

  上傳時間： 2013-12-06

  上傳用戶：2467478207

• 是幾個用verilog hdl語言編寫的源代碼（里面包括實現濾波器等）免費下載

  資源簡介：是幾個用verilog hdl語言編寫的源代碼（里面包括實現濾波器等），對想學習這個語言的朋友很有幫助！

  標簽： verilog hdl 語言 編寫

  上傳時間： 2016-05-22

  上傳用戶：ouyangtongze

• 這是我用verilog hdl語言寫的浮點乘法器,用的是基4的booth算法,對于部分積使用了5-2壓縮和3-2壓縮,歡迎大家指點,也歡迎大家把它改成流水線以提高速度.免費下載

  資源簡介：這是我用verilog hdl語言寫的浮點乘法器,用的是基4的booth算法,對于部分積使用了5-2壓縮和3-2壓縮,歡迎大家指點,也歡迎大家把它改成流水線以提高速度.

  標簽： verilog booth hdl 家

  上傳時間： 2013-11-29

  上傳用戶：jjj0202

• 掌握DES標準的算法描述 采用C語言實現DES加密算法；免費下載

  資源簡介：掌握DES標準的算法描述 采用C語言實現DES加密算法；

  標簽： DES C語言 標準 加密算法

  上傳時間： 2014-01-01

  上傳用戶：181992417

• 掌握RSA算法描述。 采用C語言實現RSA加密算法免費下載

  資源簡介：掌握RSA算法描述。 采用C語言實現RSA加密算法

  標簽： RSA C語言 算法 加密算法

  上傳時間： 2013-12-26

  上傳用戶：Pzj