相 關 資 源

• 用vhdl硬件語言設計的16位cpu免費下載

  資源簡介：用vhdl硬件語言設計的16位cpu，上傳的壓縮包既包含源代碼又包含詳細的文檔說明。

  標簽： vhdl cpu 硬件語言設計

  上傳時間： 2015-10-27

  上傳用戶：refent

• 用vhdl硬件語言實現的iic頂層控制程序免費下載

  資源簡介：用vhdl硬件語言實現的iic頂層控制程序

  標簽： vhdl iic 硬件 控制

  上傳時間： 2016-10-18

  上傳用戶：小寶愛考拉

• 利用Verilog設計的16位cpu的設計案例免費下載

  資源簡介：利用Verilog設計的16位cpu的設計案例，適合感興趣的學習者學習，可以提高自己的能力，大家可以多交流哈

  標簽： verilog cpu

  上傳時間： 2022-05-16

  上傳用戶：得之我幸78

• 用vhdl語用實現簡單的16位cpu功能免費下載

  資源簡介：用vhdl語用實現簡單的16位cpu功能

  標簽： vhdl cpu

  上傳時間： 2014-11-07

  上傳用戶：lz4v4

• vhdl語言實現的16位快速乘法器免費下載

  資源簡介：vhdl語言實現的16位快速乘法器

  標簽： vhdl 語言 乘法器

  上傳時間： 2013-11-30

  上傳用戶：yd19890720

• 簡單的16位cpu的vhdl設計 vhdl代碼和cpu設計過程免費下載

  資源簡介：簡單的16位cpu的vhdl設計 vhdl代碼和cpu設計過程

  標簽： vhdl vhdl cpu cpu

  上傳時間： 2016-06-04

  上傳用戶：tonyshao

• vhdl設計實體的基本結構 vhdl的語言要素 用vhdl實現電路設計的方法 vhdl設計流程免費下載

  資源簡介：vhdl設計實體的基本結構 vhdl的語言要素 用vhdl實現電路設計的方法 vhdl設計流程

  標簽： vhdl 實體 基本結構 語言

  上傳時間： 2014-01-06

  上傳用戶：dongbaobao

• 用vhdl硬件語言實現數字調制系統基帶碼發生器免費下載

  資源簡介：用vhdl硬件語言實現數字調制系統基帶碼發生器

  標簽： vhdl 硬件 數字調制 基帶

  上傳時間： 2014-01-10

  上傳用戶：helmos

• vhdl硬件語言編寫的曼徹斯特碼的解碼程序免費下載

  資源簡介：此曼徹斯特碼的解碼程序是采用vhdl硬件語言編寫的。

  標簽： vhdl 硬件 曼徹斯特 語言

  上傳時間： 2013-09-06

  上傳用戶：zhouli

• 本文件提供了用verilog HDL語言實現的8位超前進位加法器,充分說明了超前進位加法器和普通加法器之間的區別.免費下載

  資源簡介：本文件提供了用verilog HDL語言實現的8位超前進位加法器,充分說明了超前進位加法器和普通加法器之間的區別.

  標簽： verilog 加法器 HDL 進位

  上傳時間： 2013-12-17

  上傳用戶：ynwbosss

• cpld語言編制的16位ad轉換器ads850的驅動免費下載

  資源簡介：cpld語言編制的16位ad轉換器ads850的驅動

  標簽： cpld ads 850 語言

  上傳時間： 2014-11-23

  上傳用戶：yulg

• 這是用數據流來設計的8位比較器,很簡單,也很使用,希望能有所幫助,謝謝批評指導免費下載

  資源簡介：這是用數據流來設計的8位比較器,很簡單,也很使用,希望能有所幫助,謝謝批評指導

  標簽： 數據流 8位 比較器

  上傳時間： 2016-06-22

  上傳用戶：cxl274287265

• 采用C語言開發的16位單片機dsPIC免費下載

  資源簡介：采用C語言開發的16位單片機dsPIC，應用于飛行控制，此段為計算偏距的PID算法

  標簽： dsPIC C語言 位單片機

  上傳時間： 2014-01-17

  上傳用戶：wyc199288

• 本文十一個用vhdl頻率計設計的方案描述免費下載

  資源簡介：本文十一個用vhdl頻率計設計的方案描述，該設計闡明了設計的思路，步驟以及設計的最終代碼，設計方案十分詳細，是您學習的必備輔助！

  標簽： vhdl 頻率計設 方案

  上傳時間： 2016-11-25

  上傳用戶：我干你啊

• 設計一個非常簡單的16位cpu免費下載

  資源簡介：設計一個非常簡單的16位cpu，讓你從頭到尾了解設計過程

  標簽： cpu

  上傳時間： 2017-05-14

  上傳用戶：chenlong

• 基于AVR單片機的用8255與74LS154設計的16×16點陣屏實驗免費下載

  資源簡介：基于AVR單片機的用8255與74LS154設計的16×16點陣屏實驗，適合感興趣的學習者學習，可以提高自己的能力，大家可以多交流哈

  標簽： avr單片機

  上傳時間： 2022-05-19

  上傳用戶：

• maxII16_cpu,altera的maxII系列的16位cpu免費下載

  資源簡介：maxII16_cpu,altera的maxII系列的16位cpu

  標簽： maxII cpu altera 16

  上傳時間： 2014-01-18

  上傳用戶：xiaoyunyun

• verilog語言寫的8位cpu源代碼免費下載

  資源簡介：verilog語言寫的8位cpu源代碼，基本的算術運算和邏輯運算，對于學習計算機原理和verilog語言都有良好的效果

  標簽： verilog cpu 8位 語言

  上傳時間： 2014-01-14

  上傳用戶：四只眼

• 基于fpga和sopc的用vhdl語言編寫的EDA8位16進制頻率計免費下載

  資源簡介：基于fpga和sopc的用vhdl語言編寫的EDA8位16進制頻率計

  標簽： fpga vhdl EDA8 sopc

  上傳時間： 2016-02-04

  上傳用戶：myworkpost

• 用vhdl硬件描述語言完成秒表的設計免費下載

  資源簡介：用vhdl硬件描述語言完成秒表的設計，分6個模塊

  標簽： vhdl 硬件描述語言

  上傳時間： 2016-08-24

  上傳用戶：大三三

• 用高速硬件語言vhdl設計的全功能數字鐘免費下載

  資源簡介：用高速硬件語言vhdl設計的全功能數字鐘，經測試運行穩定

  標簽： vhdl 硬件 數字 語言

  上傳時間： 2016-12-26

  上傳用戶：wxhwjf

• 此程序是用vhdl硬件描述語言編寫的,實現四位全加器的功能免費下載

  資源簡介：此程序是用vhdl硬件描述語言編寫的,實現四位全加器的功能

  標簽： vhdl 程序 硬件描述語言 全加器

  上傳時間： 2017-01-07

  上傳用戶：天誠24

• 本程序是在一位全加器的基礎上設計一個16位的加法器,用Verilog HDL語言描述.免費下載

  資源簡介：本程序是在一位全加器的基礎上設計一個16位的加法器,用Verilog HDL語言描述.

  標簽： Verilog HDL 程序 全加器

  上傳時間： 2013-12-03

  上傳用戶：moerwang

• 用vhdl硬件描述語言編寫的FIR數字濾波器免費下載

  資源簡介：用vhdl硬件描述語言編寫的FIR數字濾波器

  標簽： vhdl FIR 硬件描述語言 數字濾波器

  上傳時間： 2014-01-22

  上傳用戶：cuibaigao

• 我自己用vhdl語言編的16階FIR數字濾波器免費下載

  資源簡介：我自己用vhdl語言編的16階FIR數字濾波器，仿真是在Quartus II上通過的，對大家一定有幫助的，壓縮文件里還有詳細的設計說明呢，肯定讓你完全了解數字濾波器的設計。

  標簽： vhdl FIR 語言 數字濾波器

  上傳時間： 2013-12-19

  上傳用戶：lili123

• 用vhdl硬件描述語言實現的對FPGA（Cyclone II）的配置的vhdl源代碼。免費下載

  資源簡介：用vhdl硬件描述語言實現的對FPGA（Cyclone II）的配置的vhdl源代碼。

  標簽： vhdl Cyclone FPGA 硬件描述語言

  上傳時間： 2015-04-02

  上傳用戶：nanxia

• 作者:Analog Devices,Inc 平臺：ADSP21xx 編程語言：ASM 說明：ADSP21xx用AD的16位定點DSP作音頻壓縮器性價比不錯免費下載

  資源簡介：作者:Analog Devices,Inc 平臺：ADSP21xx 編程語言：ASM 說明：ADSP21xx用AD的16位定點DSP作音頻壓縮器性價比不錯

  標簽： ADSP Devices Analog 21

  上傳時間： 2015-05-02

  上傳用戶：cursor

• 這是用vhdl語言寫的32位分頻器的程序免費下載

  資源簡介：這是用vhdl語言寫的32位分頻器的程序，可直接運行，看結果，歡迎使用。多指正，交流。

  標簽： vhdl 語言 分頻器 程序

  上傳時間： 2015-05-11

  上傳用戶：chenlong

• 用vhdl硬件描述語言開發的miniUART接口IP Core,用戶可以將其嵌入到自己的FPGA模塊中。免費下載

  資源簡介：用vhdl硬件描述語言開發的miniUART接口IP Core,用戶可以將其嵌入到自己的FPGA模塊中。

  標簽： miniUART vhdl Core FPGA

  上傳時間： 2015-07-22

  上傳用戶：稀世之寶039

• 用vhdl語言編寫的三位二進制的乘法器免費下載

  資源簡介：用vhdl語言編寫的三位二進制的乘法器，其原理是每位相乘后再錯位相加

  標簽： vhdl 語言 編寫 二進制

  上傳時間： 2014-08-31

  上傳用戶：66666