verilog語言寫的8位CPU源代碼,基本的算術(shù)運算和邏輯運算,對于學習計算機原理和verilog語言都有良好的效果
資源簡介:verilog語言寫的8位CPU源代碼,基本的算術(shù)運算和邏輯運算,對于學習計算機原理和verilog語言都有良好的效果
上傳時間: 2014-01-14
上傳用戶:四只眼
資源簡介:一個自己寫的8位CPU程序,以verilog語言實現(xiàn),僅可做8×8的乘法和8/8的除法,功能不強大,但對于初學verilog的人應該有些幫助
上傳時間: 2013-12-23
上傳用戶:manlian
資源簡介:學verilog時寫的8位十進制頻率計,開發(fā)環(huán)境為quartus II6.0.
上傳時間: 2014-01-20
上傳用戶:氣溫達上千萬的
資源簡介:verilog語言寫的簡單八位處理器。有8個模塊,可進行加法運算。
上傳時間: 2014-12-01
上傳用戶:wab1981
資源簡介:此模塊用于"PS/2接口的鼠標或鍵盤"與"具有外部讀寫的8位并口單片機"雙向通信模塊. verilog HDL語言編寫,在Quartus II 8.1 (32-Bit)軟件中編譯,并下載至EPM7128SLC84-10芯片中通過. 文件中有詳細的注解. 此模塊具有對于PS/2時鐘和數(shù)據(jù)線的濾波功能,這...
上傳時間: 2017-02-20
上傳用戶:集美慧
資源簡介:這是一個c語言描述的8位led顯示的源代碼,實現(xiàn)數(shù)字的顯示
上傳時間: 2015-04-10
上傳用戶:as275944189
資源簡介:VHDL實現(xiàn)簡單的8位CPU doc文件上有源代碼
上傳時間: 2015-07-19
上傳用戶:chenbhdt
資源簡介:本文件提供了用verilog HDL語言實現(xiàn)的8位超前進位加法器,充分說明了超前進位加法器和普通加法器之間的區(qū)別.
上傳時間: 2013-12-17
上傳用戶:ynwbosss
資源簡介:用C語言實現(xiàn)的8位數(shù)碼管電子鐘源代碼,很經(jīng)典,很使用
上傳時間: 2014-01-09
上傳用戶:yd19890720
資源簡介:verilog寫的 8 位超前進位加法器
上傳時間: 2017-07-01
上傳用戶:hustfanenze
資源簡介:用verilog寫的8位十進制頻率計 注釋非常清晰 有助菜鳥學習
上傳時間: 2013-12-09
上傳用戶:1966640071
資源簡介:用vhdl硬件語言設(shè)計的16位CPU,上傳的壓縮包既包含源代碼又包含詳細的文檔說明。
上傳時間: 2015-10-27
上傳用戶:refent
資源簡介:一個簡單的8位CPU的功能實現(xiàn),從外部導入機器碼,模擬CPU的運行
上傳時間: 2013-12-25
上傳用戶:stampede
資源簡介:這是用VHDL語言寫的32位分頻器的程序,可直接運行,看結(jié)果,歡迎使用。多指正,交流。
上傳時間: 2015-05-11
上傳用戶:chenlong
資源簡介:verilog語言寫的SPI接口,全同步設(shè)計,低門數(shù),可以很容易應用到嵌入設(shè)計方案中.
上傳時間: 2014-11-21
上傳用戶:1101055045
資源簡介:簡單的8位CPU,內(nèi)含PDF文件.可自己查看詳細說明
上傳時間: 2015-08-07
上傳用戶:weiwolkt
資源簡介:verilog語言寫的sdram控制器—命令響應模塊代碼,經(jīng)過測試,邏輯正確,可編譯,可綜合
上傳時間: 2015-10-10
上傳用戶:onewq
資源簡介:本人制作的8位CPU,有簡單的加減,輸入,輸出操作,希望大家好用
上傳時間: 2013-12-24
上傳用戶:liuchee
資源簡介:c語言寫的圖形界面程序源代碼.VERSION0.0
上傳時間: 2016-01-27
上傳用戶:zwei41
資源簡介:verilog語言寫的楊聲器!
上傳時間: 2013-12-05
上傳用戶:zaizaibang
資源簡介:這是基于verilog語言寫的,是基于fpga的數(shù)字鎖相環(huán)的設(shè)計,用modelsim打開
上傳時間: 2014-01-24
上傳用戶:yangbo69
資源簡介:用verilog語言編寫的4位算術(shù)邏輯單元ALU,功能參考74181,包含.v文件以及測試用.vwf文件
上傳時間: 2016-09-28
上傳用戶:1583060504
資源簡介:易語言寫的遠控程序源代碼..主要是應用服務器/客戶/數(shù)據(jù)報等組件.可以學習下.
上傳時間: 2016-10-22
上傳用戶:遠遠ssad
資源簡介:c語言編程的8位密碼鎖,用Protues進行仿真,效果不錯
上傳時間: 2013-12-03
上傳用戶:thuyenvinh
資源簡介:用verilog語言寫的FPGA FIFO,僅供參考。
上傳時間: 2014-01-20
上傳用戶:klin3139
資源簡介:適用于FPGA初學者,一個流水燈的程序,用verilog語言寫的.
上傳時間: 2016-11-10
上傳用戶:miaochun888
資源簡介:用verilog語言寫的拔河游戲機,配套硬件試驗箱
上傳時間: 2013-12-07
上傳用戶:love1314
資源簡介:用verilog語言寫的RS485通信程序,經(jīng)調(diào)試可以直接使用
上傳時間: 2017-01-31
上傳用戶:阿四AIR
資源簡介:基于quartus II軟件 用verilog 語言描述的精簡指令CPU
上傳時間: 2017-04-29
上傳用戶:gyq
資源簡介:verilog語言寫的一個四層電梯程序,有優(yōu)先級的判斷。
上傳時間: 2013-12-09
上傳用戶:450976175