相 關(guān) 資 源

• 用verilog 代碼編寫的179階FIR數(shù)字濾波器免費下載

  資源簡介：用verilog 代碼編寫的179階FIR數(shù)字濾波器，采用分布式算法實現(xiàn)

  標簽： verilog 179 FIR 代碼

  上傳時間： 2015-10-03

  上傳用戶：zwei41

• 我自己用VHDL語言編的16階FIR數(shù)字濾波器免費下載

  資源簡介：我自己用VHDL語言編的16階FIR數(shù)字濾波器，仿真是在Quartus II上通過的，對大家一定有幫助的，壓縮文件里還有詳細的設(shè)計說明呢，肯定讓你完全了解數(shù)字濾波器的設(shè)計。

  標簽： VHDL FIR 語言 數(shù)字濾波器

  上傳時間： 2013-12-19

  上傳用戶：lili123

• 本文主要分析了FIR數(shù)字濾波器的基本結(jié)構(gòu)和硬件構(gòu)成特點,簡要介紹了FIR濾波器實現(xiàn)的方式優(yōu)缺點 結(jié)合Altera公司的Stratix系列產(chǎn)品的特點,以一個基于MAC的8階FIR數(shù)字濾波器的設(shè)計為例,給免費下載

  資源簡介：本文主要分析了FIR數(shù)字濾波器的基本結(jié)構(gòu)和硬件構(gòu)成特點,簡要介紹了FIR濾波器實現(xiàn)的方式優(yōu)缺點 結(jié)合Altera公司的Stratix系列產(chǎn)品的特點,以一個基于MAC的8階FIR數(shù)字濾波器的設(shè)計為例,給出了使用verilog硬件描述語言進行數(shù)字邏輯設(shè)計的過程和方法,并且在Quartus...

  標簽： FIR Stratix Altera MAC

  上傳時間： 2017-01-24

  上傳用戶：Miyuki

• 用verilog語言編寫的FPGA控制PWM的程序免費下載

  資源簡介：用verilog語言編寫的FPGA控制PWM的程序.利用碼盤脈沖進行調(diào)速,進行過簡單試驗,可用.沒有經(jīng)過長期驗證.做簡單修改即可應(yīng)用!

  標簽： verilog FPGA PWM 語言

  上傳時間： 2013-08-16

  上傳用戶：梧桐

• 用C#代碼編寫的SN快速輸入工具免費下載

  資源簡介：用C#代碼編寫的SN快速輸入工具

  標簽： 代碼 編寫 輸入

  上傳時間： 2015-05-05

  上傳用戶：685

• 用verilog語言編寫的全數(shù)字鎖相環(huán)的源代碼,基于fpga平臺免費下載

  資源簡介：用verilog語言編寫的全數(shù)字鎖相環(huán)的源代碼,基于fpga平臺

  標簽： verilog fpga 語言 編寫

  上傳時間： 2015-06-13

  上傳用戶：wanqunsheng

• 用verilog語言編寫的看門狗模塊modulewdt免費下載

  資源簡介：用verilog語言編寫的看門狗模塊modulewdt

  標簽： modulewdt verilog 語言 編寫

  上傳時間： 2013-12-23

  上傳用戶：jjj0202

• 用matlab 代碼 編寫的梭哈游戲 比較經(jīng)典免費下載

  資源簡介：用matlab 代碼 編寫的梭哈游戲 比較經(jīng)典

  標簽： matlab 代碼 編寫 比較

  上傳時間： 2015-10-26

  上傳用戶：pkkkkp

• 這是一個用java代碼編寫的應(yīng)用小程序免費下載

  資源簡介：這是一個用java代碼編寫的應(yīng)用小程序，一個簡單局域網(wǎng)

  標簽： java 代碼 編寫 程序

  上傳時間： 2014-11-02

  上傳用戶：壞壞的華仔

• 這是一個用java代碼編寫的一個小應(yīng)用軟件免費下載

  資源簡介：這是一個用java代碼編寫的一個小應(yīng)用軟件，一個簡單的計算器

  標簽： java 代碼 編寫 應(yīng)用軟件

  上傳時間： 2015-11-01

  上傳用戶：baiom

• 一個用verilog語言編寫的用來模擬交通信號燈的程序免費下載

  資源簡介：一個用verilog語言編寫的用來模擬交通信號燈的程序，包含測試文件

  標簽： verilog 語言 編寫 模擬

  上傳時間： 2013-12-10

  上傳用戶：pinksun9

• 用verilog hdl編寫的一些例程免費下載

  資源簡介：用verilog hdl編寫的一些例程，包括加法器/減法器等等，例子較多就不一一列舉了

  標簽： verilog hdl 編寫

  上傳時間： 2013-12-20

  上傳用戶：fhzm5658

• 用verilog語言編寫的神經(jīng)元權(quán)值連接的源代碼,供大家享用,但是注釋很少.免費下載

  資源簡介：用verilog語言編寫的神經(jīng)元權(quán)值連接的源代碼,供大家享用,但是注釋很少.

  標簽： verilog 語言 編寫 源代碼

  上傳時間： 2014-01-15

  上傳用戶：731140412

• 用java代碼編寫的swing組件計算器,適合初學(xué)者學(xué)習(xí)免費下載

  資源簡介：用java代碼編寫的swing組件計算器,適合初學(xué)者學(xué)習(xí)

  標簽： swing java 代碼 編寫

  上傳時間： 2016-06-15

  上傳用戶：wangyi39

• 用verilog HDL編寫的0832源程序免費下載

  資源簡介：用verilog HDL編寫的0832源程序，實現(xiàn)對0832實現(xiàn)D/A轉(zhuǎn)換。也可方便地轉(zhuǎn)換為vhdl源程序。

  標簽： verilog 0832 HDL 編寫

  上傳時間： 2013-11-25

  上傳用戶：qiao8960

• 這是我用verilog語言編寫的矩陣鍵盤源程序免費下載

  資源簡介：這是我用verilog語言編寫的矩陣鍵盤源程序

  標簽： verilog 語言 編寫 矩陣鍵盤

  上傳時間： 2016-07-28

  上傳用戶：trepb001

• 用verilog語言編寫的實現(xiàn)NAND Flash塊的控制存取以及同步的FIFO的控制免費下載

  資源簡介：用verilog語言編寫的實現(xiàn)NAND Flash塊的控制存取以及同步的FIFO的控制

  標簽： verilog Flash NAND FIFO

  上傳時間： 2014-01-23

  上傳用戶：Yukiseop

• 用verilog語言編寫的電子琴程序.用GW48教學(xué)實驗箱仿真的免費下載

  資源簡介：用verilog語言編寫的電子琴程序.用GW48教學(xué)實驗箱仿真的

  標簽： verilog GW 48 語言

  上傳時間： 2016-09-24

  上傳用戶：梧桐

• 用verilog語言編寫的電子鐘程序.是用GW48教學(xué)實驗箱仿真免費下載

  資源簡介：用verilog語言編寫的電子鐘程序.是用GW48教學(xué)實驗箱仿真

  標簽： verilog GW 48 語言

  上傳時間： 2016-09-24

  上傳用戶：gaojiao1999

• 用verilog語言編寫的4位算術(shù)邏輯單元ALU,功能參考74181免費下載

  資源簡介：用verilog語言編寫的4位算術(shù)邏輯單元ALU,功能參考74181，包含.v文件以及測試用.vwf文件

  標簽： verilog 74181 ALU 語言

  上傳時間： 2016-09-28

  上傳用戶：1583060504

• 用verilog HDL編寫的VGA顯示驅(qū)動程序免費下載

  資源簡介：用verilog HDL編寫的VGA顯示驅(qū)動程序

  標簽： verilog HDL VGA 編寫

  上傳時間： 2013-12-09

  上傳用戶：banyou

• 用verilog語言編寫的FPGA控制PWM的程序.利用碼盤脈沖進行調(diào)速,進行過簡單試驗,可用.沒有經(jīng)過長期驗證.做簡單修改即可應(yīng)用!免費下載

  資源簡介：用verilog語言編寫的FPGA控制PWM的程序.利用碼盤脈沖進行調(diào)速,進行過簡單試驗,可用.沒有經(jīng)過長期驗證.做簡單修改即可應(yīng)用!

  標簽： verilog FPGA PWM 語言

  上傳時間： 2014-12-08

  上傳用戶：ouyangtongze

• arcengine最短路徑分析用CSharp代碼編寫的免費下載

  資源簡介：arcengine最短路徑分析用CSharp代碼編寫的

  標簽： arcengine CSharp 最短路徑 分

  上傳時間： 2014-11-22

  上傳用戶：jeffery

• 用matlab代碼編寫的圖像盲反卷積免費下載

  資源簡介：用matlab代碼編寫的圖像盲反卷積，可以實現(xiàn)較好地實現(xiàn)灰度圖像的盲反卷積

  標簽： matlab 代碼 編寫 圖像

  上傳時間： 2013-12-30

  上傳用戶：talenthn

• 這個是用verilog語言編寫的基于FPGA的交通燈控制器免費下載

  資源簡介：這個是用verilog語言編寫的基于FPGA的交通燈控制器，分別控制四個方向上的交通燈的通斷

  標簽： verilog FPGA 語言 編寫

  上傳時間： 2017-06-12

  上傳用戶：hfmm633

• 用verilog HDL編寫的基于fpga的動態(tài)數(shù)碼管顯示程序。免費下載

  資源簡介：用verilog HDL編寫的基于fpga的動態(tài)數(shù)碼管顯示程序。

  標簽： verilog fpga HDL 編寫

  上傳時間： 2017-07-09

  上傳用戶：13681659100

• 用verilog HDL編寫的秒表設(shè)計免費下載

  資源簡介：用verilog HDL編寫的秒表設(shè)計，可以實現(xiàn)百分之一秒，十分之一秒，秒，十秒等功能。

  標簽： verilog HDL 編寫 秒表設(shè)計

  上傳時間： 2017-07-09

  上傳用戶：離殤

• 用verilog HDL編寫的并串轉(zhuǎn)換模塊免費下載

  資源簡介：用verilog HDL編寫的并串轉(zhuǎn)換模塊，在ISE軟件仿真過，也可綜合

  標簽： verilog HDL 編寫 轉(zhuǎn)換模塊

  上傳時間： 2014-10-10

  上傳用戶：han_zh

• 用KEIL C編寫的繪圖型 LCD 數(shù)字時鐘免費下載

  資源簡介：用KEIL C編寫的繪圖型 LCD 數(shù)字時鐘，經(jīng)典，歡迎大家喜歡

  標簽： KEIL LCD 編寫 繪圖

  上傳時間： 2014-06-07

  上傳用戶：chfanjiang

• adc源程序 用KEIL軟件編寫的 模擬信號轉(zhuǎn)數(shù)字與單片機通信免費下載

  資源簡介：adc源程序 用KEIL軟件編寫的 模擬信號轉(zhuǎn)數(shù)字與單片機通信

  標簽： KEIL adc 源程序 模擬信號

  上傳時間： 2016-06-08

  上傳用戶：lxm