相 關(guān) 資 源

• 用VERILOG語(yǔ)言編寫(xiě)的神經(jīng)元權(quán)值連接的源代碼,供大家享用,但是注釋很少.免費(fèi)下載

  資源簡(jiǎn)介：用VERILOG語(yǔ)言編寫(xiě)的神經(jīng)元權(quán)值連接的源代碼,供大家享用,但是注釋很少.

  標(biāo)簽： VERILOG 語(yǔ)言 編寫(xiě) 源代碼

  上傳時(shí)間： 2014-01-15

  上傳用戶：731140412

• 用VERILOG語(yǔ)言編寫(xiě)的FPGA控制PWM的程序免費(fèi)下載

  資源簡(jiǎn)介：用VERILOG語(yǔ)言編寫(xiě)的FPGA控制PWM的程序.利用碼盤脈沖進(jìn)行調(diào)速,進(jìn)行過(guò)簡(jiǎn)單試驗(yàn),可用.沒(méi)有經(jīng)過(guò)長(zhǎng)期驗(yàn)證.做簡(jiǎn)單修改即可應(yīng)用!

  標(biāo)簽： VERILOG FPGA PWM 語(yǔ)言

  上傳時(shí)間： 2013-08-16

  上傳用戶：梧桐

• 用VERILOG語(yǔ)言編寫(xiě)的全數(shù)字鎖相環(huán)的源代碼,基于fpga平臺(tái)免費(fèi)下載

  資源簡(jiǎn)介：用VERILOG語(yǔ)言編寫(xiě)的全數(shù)字鎖相環(huán)的源代碼,基于fpga平臺(tái)

  標(biāo)簽： VERILOG fpga 語(yǔ)言 編寫(xiě)

  上傳時(shí)間： 2015-06-13

  上傳用戶：wanqunsheng

• 這是用VERILOG語(yǔ)言編寫(xiě)AV型LCD屏的驅(qū)動(dòng)程序CPLD上運(yùn)行并調(diào)試成功的。可用作數(shù)字到模擬LCD轉(zhuǎn)換免費(fèi)下載

  資源簡(jiǎn)介：這是用VERILOG語(yǔ)言編寫(xiě)AV型LCD屏的驅(qū)動(dòng)程序CPLD上運(yùn)行并調(diào)試成功的。可用作數(shù)字到模擬LCD轉(zhuǎn)換

  標(biāo)簽： LCD VERILOG CPLD 語(yǔ)言

  上傳時(shí)間： 2014-01-05

  上傳用戶：徐孺

• 用VERILOG語(yǔ)言編寫(xiě)的看門狗模塊modulewdt免費(fèi)下載

  資源簡(jiǎn)介：用VERILOG語(yǔ)言編寫(xiě)的看門狗模塊modulewdt

  標(biāo)簽： modulewdt VERILOG 語(yǔ)言 編寫(xiě)

  上傳時(shí)間： 2013-12-23

  上傳用戶：jjj0202

• 一個(gè)用VERILOG語(yǔ)言編寫(xiě)的用來(lái)模擬交通信號(hào)燈的程序免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)用VERILOG語(yǔ)言編寫(xiě)的用來(lái)模擬交通信號(hào)燈的程序，包含測(cè)試文件

  標(biāo)簽： VERILOG 語(yǔ)言 編寫(xiě) 模擬

  上傳時(shí)間： 2013-12-10

  上傳用戶：pinksun9

• 這是我用VERILOG語(yǔ)言編寫(xiě)的矩陣鍵盤源程序免費(fèi)下載

  資源簡(jiǎn)介：這是我用VERILOG語(yǔ)言編寫(xiě)的矩陣鍵盤源程序

  標(biāo)簽： VERILOG 語(yǔ)言 編寫(xiě) 矩陣鍵盤

  上傳時(shí)間： 2016-07-28

  上傳用戶：trepb001

• 用VERILOG語(yǔ)言編寫(xiě)的實(shí)現(xiàn)NAND Flash塊的控制存取以及同步的FIFO的控制免費(fèi)下載

  資源簡(jiǎn)介：用VERILOG語(yǔ)言編寫(xiě)的實(shí)現(xiàn)NAND Flash塊的控制存取以及同步的FIFO的控制

  標(biāo)簽： VERILOG Flash NAND FIFO

  上傳時(shí)間： 2014-01-23

  上傳用戶：Yukiseop

• 用VERILOG語(yǔ)言編寫(xiě)的電子琴程序.用GW48教學(xué)實(shí)驗(yàn)箱仿真的免費(fèi)下載

  資源簡(jiǎn)介：用VERILOG語(yǔ)言編寫(xiě)的電子琴程序.用GW48教學(xué)實(shí)驗(yàn)箱仿真的

  標(biāo)簽： VERILOG GW 48 語(yǔ)言

  上傳時(shí)間： 2016-09-24

  上傳用戶：梧桐

• 用VERILOG語(yǔ)言編寫(xiě)的電子鐘程序.是用GW48教學(xué)實(shí)驗(yàn)箱仿真免費(fèi)下載

  資源簡(jiǎn)介：用VERILOG語(yǔ)言編寫(xiě)的電子鐘程序.是用GW48教學(xué)實(shí)驗(yàn)箱仿真

  標(biāo)簽： VERILOG GW 48 語(yǔ)言

  上傳時(shí)間： 2016-09-24

  上傳用戶：gaojiao1999

• 用VERILOG語(yǔ)言編寫(xiě)的4位算術(shù)邏輯單元ALU,功能參考74181免費(fèi)下載

  資源簡(jiǎn)介：用VERILOG語(yǔ)言編寫(xiě)的4位算術(shù)邏輯單元ALU,功能參考74181，包含.v文件以及測(cè)試用.vwf文件

  標(biāo)簽： VERILOG 74181 ALU 語(yǔ)言

  上傳時(shí)間： 2016-09-28

  上傳用戶：1583060504

• 用VERILOG語(yǔ)言編寫(xiě)的FPGA控制PWM的程序.利用碼盤脈沖進(jìn)行調(diào)速,進(jìn)行過(guò)簡(jiǎn)單試驗(yàn),可用.沒(méi)有經(jīng)過(guò)長(zhǎng)期驗(yàn)證.做簡(jiǎn)單修改即可應(yīng)用!免費(fèi)下載

  資源簡(jiǎn)介：用VERILOG語(yǔ)言編寫(xiě)的FPGA控制PWM的程序.利用碼盤脈沖進(jìn)行調(diào)速,進(jìn)行過(guò)簡(jiǎn)單試驗(yàn),可用.沒(méi)有經(jīng)過(guò)長(zhǎng)期驗(yàn)證.做簡(jiǎn)單修改即可應(yīng)用!

  標(biāo)簽： VERILOG FPGA PWM 語(yǔ)言

  上傳時(shí)間： 2014-12-08

  上傳用戶：ouyangtongze

• 這個(gè)是用VERILOG語(yǔ)言編寫(xiě)的基于FPGA的交通燈控制器免費(fèi)下載

  資源簡(jiǎn)介：這個(gè)是用VERILOG語(yǔ)言編寫(xiě)的基于FPGA的交通燈控制器，分別控制四個(gè)方向上的交通燈的通斷

  標(biāo)簽： VERILOG FPGA 語(yǔ)言 編寫(xiě)

  上傳時(shí)間： 2017-06-12

  上傳用戶：hfmm633

• 用VERILOG語(yǔ)言編寫(xiě)免費(fèi)下載

  資源簡(jiǎn)介：用VERILOG語(yǔ)言編寫(xiě)，一個(gè)8-bit ALU，可以完成按字節(jié)的+、-和與、或、非操作

  標(biāo)簽： VERILOG 語(yǔ)言 編寫(xiě)

  上傳時(shí)間： 2013-12-06

  上傳用戶：妄想演繹師

• 本文詳細(xì)介紹了嵌入式平臺(tái)上用C 語(yǔ)言編寫(xiě)統(tǒng)軟件和應(yīng)用軟件的方法。雖然是針對(duì)ARM平臺(tái)介紹的,但基本經(jīng)驗(yàn)和算法也適合于其他嵌入式平臺(tái)的軟件設(shè)免費(fèi)下載

  資源簡(jiǎn)介：本文詳細(xì)介紹了嵌入式平臺(tái)上用C 語(yǔ)言編寫(xiě)統(tǒng)軟件和應(yīng)用軟件的方法。雖然是針對(duì)ARM平臺(tái)介紹的,但基本經(jīng)驗(yàn)和算法也適合于其他嵌入式平臺(tái)的軟件設(shè)

  標(biāo)簽： ARM 嵌入式平臺(tái) 軟件 詳細(xì)介紹

  上傳時(shí)間： 2015-04-15

  上傳用戶：tzl1975

• 　無(wú)操作系統(tǒng)支持的嵌入式系統(tǒng)軟件,包括系統(tǒng)引導(dǎo)(BOOT) 、驅(qū)動(dòng)程序、動(dòng)態(tài)內(nèi)存管理、IPO、通信以及應(yīng)用軟件等方面。 本文詳細(xì)介紹了嵌入式平臺(tái)上用C 語(yǔ)言編寫(xiě)系統(tǒng)軟件和應(yīng)用軟件的方法。雖然是針對(duì)A免費(fèi)下載

  資源簡(jiǎn)介：　無(wú)操作系統(tǒng)支持的嵌入式系統(tǒng)軟件,包括系統(tǒng)引導(dǎo)(BOOT) 、驅(qū)動(dòng)程序、動(dòng)態(tài)內(nèi)存管理、IPO、通信以及應(yīng)用軟件等方面。 本文詳細(xì)介紹了嵌入式平臺(tái)上用C 語(yǔ)言編寫(xiě)系統(tǒng)軟件和應(yīng)用軟件的方法。雖然是針對(duì)ARM平臺(tái)介紹的,但基本經(jīng)驗(yàn)和算法也適 合于其他嵌入式平臺(tái)的...

  標(biāo)簽： BOOT IPO 應(yīng)用軟件 系統(tǒng)軟件

  上傳時(shí)間： 2015-10-26

  上傳用戶：王楚楚

• 用VERILOG語(yǔ)言實(shí)現(xiàn)DCT編解碼 附有DCT的說(shuō)明免費(fèi)下載

  資源簡(jiǎn)介：用VERILOG語(yǔ)言實(shí)現(xiàn)DCT編解碼 附有DCT的說(shuō)明

  標(biāo)簽： DCT VERILOG 語(yǔ)言 編解碼

  上傳時(shí)間： 2013-11-26

  上傳用戶：change0329

• VERILOG VSIP core,用VERILOG語(yǔ)言編寫(xiě)免費(fèi)下載

  資源簡(jiǎn)介：VERILOG VSIP core,用VERILOG語(yǔ)言編寫(xiě)，希望對(duì)各位朋友有所幫助！

  標(biāo)簽： VERILOG VSIP core 語(yǔ)言

  上傳時(shí)間： 2014-12-06

  上傳用戶：894898248

• 無(wú)操作系統(tǒng)支持的嵌入式系統(tǒng)軟件,包括系統(tǒng)引導(dǎo)(BOOT) 、驅(qū)動(dòng)程序、動(dòng)態(tài)內(nèi)存管理、IPO、通信以及應(yīng)用軟件等方面。 本文詳細(xì)介紹了嵌入式平臺(tái)上用C 語(yǔ)言編寫(xiě)系統(tǒng)軟件和應(yīng)用軟件的方法。雖然是針對(duì)AR免費(fèi)下載

  資源簡(jiǎn)介：無(wú)操作系統(tǒng)支持的嵌入式系統(tǒng)軟件,包括系統(tǒng)引導(dǎo)(BOOT) 、驅(qū)動(dòng)程序、動(dòng)態(tài)內(nèi)存管理、IPO、通信以及應(yīng)用軟件等方面。 本文詳細(xì)介紹了嵌入式平臺(tái)上用C 語(yǔ)言編寫(xiě)系統(tǒng)軟件和應(yīng)用軟件的方法。雖然是針對(duì)ARM平臺(tái)介紹的,但基本經(jīng)驗(yàn)和算法也適 合于其他嵌入式平臺(tái)的軟...

  標(biāo)簽： BOOT IPO 應(yīng)用軟件 系統(tǒng)軟件

  上傳時(shí)間： 2013-12-27

  上傳用戶：a6697238

• 這是一篇介紹用VERILOG語(yǔ)言實(shí)現(xiàn)viterbi譯碼和rake接收機(jī)的文章免費(fèi)下載

  資源簡(jiǎn)介：這是一篇介紹用VERILOG語(yǔ)言實(shí)現(xiàn)viterbi譯碼和rake接收機(jī)的文章，實(shí)用性很強(qiáng)的，在這里也感謝這篇文章的作著

  標(biāo)簽： VERILOG viterbi rake 語(yǔ)言

  上傳時(shí)間： 2016-09-19

  上傳用戶：yuchunhai1990

• 用MATLAB語(yǔ)言編寫(xiě)。三十三座城市的螞蟻算法。解決TSP問(wèn)題。免費(fèi)下載

  資源簡(jiǎn)介：用MATLAB語(yǔ)言編寫(xiě)。三十三座城市的螞蟻算法。解決TSP問(wèn)題。

  標(biāo)簽： MATLAB TSP 語(yǔ)言 編寫(xiě)

  上傳時(shí)間： 2016-10-20

  上傳用戶：shinesyh

• 數(shù)字頻率計(jì) FPGA 用VERILOG語(yǔ)言編寫(xiě)免費(fèi)下載

  資源簡(jiǎn)介：數(shù)字頻率計(jì) FPGA 用VERILOG語(yǔ)言編寫(xiě)

  標(biāo)簽： VERILOG FPGA 數(shù)字頻率計(jì) 語(yǔ)言

  上傳時(shí)間： 2013-12-27

  上傳用戶：TF2015

• arm的C語(yǔ)言教程　無(wú)操作系統(tǒng)支持的嵌入式系統(tǒng)軟件,包括系統(tǒng)引導(dǎo)(BOOT) 、驅(qū)動(dòng)程序、動(dòng)態(tài)內(nèi)存管理、IPO、通信以及應(yīng)用軟件等方面。 本文詳細(xì)介紹了嵌入式平臺(tái)上用C 語(yǔ)言編寫(xiě)系統(tǒng)軟件和應(yīng)用軟件的免費(fèi)下載

  資源簡(jiǎn)介：arm的C語(yǔ)言教程　無(wú)操作系統(tǒng)支持的嵌入式系統(tǒng)軟件,包括系統(tǒng)引導(dǎo)(BOOT) 、驅(qū)動(dòng)程序、動(dòng)態(tài)內(nèi)存管理、IPO、通信以及應(yīng)用軟件等方面。 本文詳細(xì)介紹了嵌入式平臺(tái)上用C 語(yǔ)言編寫(xiě)系統(tǒng)軟件和應(yīng)用軟件的方法。雖然是針對(duì)ARM平臺(tái)介紹的,但基本經(jīng)驗(yàn)和算法也適 合于其...

  標(biāo)簽： BOOT arm IPO 應(yīng)用軟件

  上傳時(shí)間： 2014-10-30

  上傳用戶：小寶愛(ài)考拉

• 用VERILOG語(yǔ)言編寫(xiě)UART串口 并附有測(cè)試文件免費(fèi)下載

  資源簡(jiǎn)介：用VERILOG語(yǔ)言編寫(xiě)UART串口，并附有測(cè)試文件

  標(biāo)簽： VERILOG uart 串口

  上傳時(shí)間： 2022-02-03

  上傳用戶：

• ARM嵌入式系統(tǒng)C語(yǔ)言編程,　無(wú)操作系統(tǒng)支持的嵌入式系統(tǒng)軟件,包括系統(tǒng)引導(dǎo)(BOOT) 、驅(qū)動(dòng)程序、動(dòng)態(tài)內(nèi)存管理、IPO、通信以及應(yīng)用軟件等方面。本文詳細(xì)介紹了嵌入式平臺(tái)上用C 語(yǔ)言編寫(xiě)系統(tǒng)軟件和應(yīng)用免費(fèi)下載

  資源簡(jiǎn)介：ARM嵌入式系統(tǒng)C語(yǔ)言編程,　無(wú)操作系統(tǒng)支持的嵌入式系統(tǒng)軟件,包括系統(tǒng)引導(dǎo)(BOOT) 、驅(qū)動(dòng)程序、動(dòng)態(tài)內(nèi)存管理、IPO、通信以及應(yīng)用軟件等方面。本文詳細(xì)介紹了嵌入式平臺(tái)上用C 語(yǔ)言編寫(xiě)系統(tǒng)軟件和應(yīng)用軟件的方法。雖然是針對(duì)ARM平臺(tái)介紹的,但基本經(jīng)驗(yàn)和算法也適合...

  標(biāo)簽： BOOT ARM IPO 系統(tǒng)軟件

  上傳時(shí)間： 2013-12-21

  上傳用戶：小寶愛(ài)考拉

• 用C語(yǔ)言編寫(xiě)程序免費(fèi)下載

  資源簡(jiǎn)介：用C語(yǔ)言編寫(xiě)程序，模擬二級(jí)目錄的文件系統(tǒng) 建立一個(gè)模擬文件系統(tǒng)，能實(shí)現(xiàn)建立、打開(kāi)、刪除、關(guān)閉、復(fù)制、讀、寫(xiě)、查詢等功能

  標(biāo)簽： C語(yǔ)言 編寫(xiě) 程序

  上傳時(shí)間： 2015-03-15

  上傳用戶：問(wèn)題問(wèn)題

• 用C語(yǔ)言編寫(xiě)免費(fèi)下載

  資源簡(jiǎn)介：用C語(yǔ)言編寫(xiě)，以實(shí)現(xiàn)交通燈的控制。可定時(shí)

  標(biāo)簽： C語(yǔ)言 編寫(xiě)

  上傳時(shí)間： 2014-01-26

  上傳用戶：tianjinfan

• 用C語(yǔ)言編寫(xiě)ARM程序時(shí)免費(fèi)下載

  資源簡(jiǎn)介：用C語(yǔ)言編寫(xiě)ARM程序時(shí)，執(zhí)行的第一條指令，并不在main函數(shù)中。當(dāng)我們生成一個(gè)C程序的可執(zhí)行文件時(shí)，編譯器總是在我們的代碼前加一段固定的代碼——crt0.o，它是編譯器自帶的一個(gè)文件。此段代碼設(shè)置C程序的堆棧等，然后調(diào)用main函數(shù)。很可惜，在我們的裸板上，...

  標(biāo)簽： ARM C語(yǔ)言 編寫(xiě) 程序

  上傳時(shí)間： 2016-11-25

  上傳用戶：zhangyigenius

• linuxcode,主要用c++語(yǔ)言編寫(xiě)免費(fèi)下載

  資源簡(jiǎn)介：linuxcode,主要用c++語(yǔ)言編寫(xiě)，還有vb，basic等，用于大家學(xué)習(xí)交流。

  標(biāo)簽： linuxcode 語(yǔ)言 編寫(xiě)

  上傳時(shí)間： 2013-12-26

  上傳用戶：chenlong

• 用JAVA語(yǔ)言編寫(xiě)一個(gè)求三個(gè)浮點(diǎn)數(shù)當(dāng)中最大值的程序免費(fèi)下載

  資源簡(jiǎn)介：用JAVA語(yǔ)言編寫(xiě)一個(gè)求三個(gè)浮點(diǎn)數(shù)當(dāng)中最大值的程序

  標(biāo)簽： JAVA 語(yǔ)言 編寫(xiě) 浮點(diǎn)數(shù)

  上傳時(shí)間： 2016-02-02

  上傳用戶：13517191407