用verilog HDL編寫(xiě)的基于fpga的動(dòng)態(tài)數(shù)碼管顯示程序。
資源簡(jiǎn)介：用verilog HDL編寫(xiě)的基于fpga的動(dòng)態(tài)數(shù)碼管顯示程序。
上傳時(shí)間： 2017-07-09
上傳用戶：13681659100
資源簡(jiǎn)介：用匯編語(yǔ)言編寫(xiě)的6位8段數(shù)碼管顯示程序與MS-51單片機(jī)實(shí)驗(yàn)系統(tǒng)配合使用
上傳時(shí)間： 2015-03-22
上傳用戶：時(shí)代電子小智
資源簡(jiǎn)介：基于AVR的數(shù)碼管顯示程序。是學(xué)習(xí)單片機(jī)入門(mén)級(jí)程序。 本程序出自高手之手，通俗易懂。
上傳時(shí)間： 2017-03-20
上傳用戶：hgy9473
資源簡(jiǎn)介：用51MUC控制的紅外遙控器鍵值數(shù)碼管顯示程序，希望對(duì)大家有幫助。
上傳時(shí)間： 2014-01-09
上傳用戶：hopy
資源簡(jiǎn)介：我自己做的單片機(jī)鍵盤(pán)掃描、數(shù)碼管顯示程序
上傳時(shí)間： 2014-12-04
上傳用戶：frank1234
資源簡(jiǎn)介：標(biāo)準(zhǔn)串口和模擬串口4位595動(dòng)態(tài)數(shù)碼管顯示程序,用C語(yǔ)言，PIC16反73的芯片，仿真通過(guò)。
上傳時(shí)間： 2016-06-18
上傳用戶：253189838
資源簡(jiǎn)介：鍵盤(pán)鼠標(biāo)的原代碼,用fpga實(shí)現(xiàn),使用verilog HDL編寫(xiě),已經(jīng)使用fpga驗(yàn)正過(guò)了,完全可以用
上傳時(shí)間： 2013-12-12
上傳用戶：athjac
資源簡(jiǎn)介：LCD的驅(qū)動(dòng)程序 用verilog HDL 編寫(xiě) 可以用于fpga上 經(jīng)過(guò)測(cè)試 可以使用
上傳時(shí)間： 2013-11-29
上傳用戶：頂?shù)弥?/p>
資源簡(jiǎn)介：這個(gè)是用verilog語(yǔ)言編寫(xiě)的基于fpga的交通燈控制器，分別控制四個(gè)方向上的交通燈的通斷
上傳時(shí)間： 2017-06-12
上傳用戶：hfmm633
資源簡(jiǎn)介：用vHDL編寫(xiě)的基于fpga的數(shù)字頻率計(jì)程序算法
上傳時(shí)間： 2013-09-07
上傳用戶：chfanjiang
資源簡(jiǎn)介：用vHDL編寫(xiě)的基于fpga的數(shù)字頻率計(jì)程序算法
上傳時(shí)間： 2015-05-03
上傳用戶：ruixue198909
資源簡(jiǎn)介：用vHDL語(yǔ)言編寫(xiě)的基于fpga的波形發(fā)生器，使用了quartusII程序。可以在1602液晶顯示器上顯示目前的波形種類。產(chǎn)生的波形分別是正弦波，三角波，鋸齒波和方波。
上傳時(shí)間： 2015-12-17
上傳用戶：zhichenglu
資源簡(jiǎn)介：用verilog HDL編寫(xiě)的一些例程，包括加法器/減法器等等，例子較多就不一一列舉了
上傳時(shí)間： 2013-12-20
上傳用戶：fhzm5658
資源簡(jiǎn)介：用verilog HDL編寫(xiě)的0832源程序，實(shí)現(xiàn)對(duì)0832實(shí)現(xiàn)D/A轉(zhuǎn)換。也可方便地轉(zhuǎn)換為vHDL源程序。
上傳時(shí)間： 2013-11-25
上傳用戶：qiao8960
資源簡(jiǎn)介：用verilog編程實(shí)現(xiàn)的基于fpga的AD數(shù)據(jù)采集程序
上傳時(shí)間： 2014-01-07
上傳用戶：yoleeson
資源簡(jiǎn)介：用vHDL語(yǔ)言編寫(xiě)的基于fpga的波形發(fā)生器。對(duì)于做實(shí)驗(yàn)需要產(chǎn)生的波形非常有用。
上傳時(shí)間： 2013-12-24
上傳用戶：蠢蠢66
資源簡(jiǎn)介：用verilog HDL編寫(xiě)的VGA顯示驅(qū)動(dòng)程序
上傳時(shí)間： 2013-12-09
上傳用戶：banyou
資源簡(jiǎn)介：用v-HDL寫(xiě)的基于fpga的串口驅(qū)動(dòng)程序希望對(duì)大家有幫助
上傳時(shí)間： 2014-01-04
上傳用戶：水中浮云
資源簡(jiǎn)介：用verilog HDL編寫(xiě)的秒表設(shè)計(jì)，可以實(shí)現(xiàn)百分之一秒，十分之一秒，秒，十秒等功能。
上傳時(shí)間： 2017-07-09
上傳用戶：離殤
資源簡(jiǎn)介：用verilog HDL編寫(xiě)的并串轉(zhuǎn)換模塊，在ISE軟件仿真過(guò)，也可綜合
上傳時(shí)間： 2014-10-10
上傳用戶：han_zh
資源簡(jiǎn)介：用VHDL語(yǔ)言實(shí)現(xiàn)的基于fpga的交換機(jī)設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：歸海惜雪
資源簡(jiǎn)介：用verilog HDL實(shí)現(xiàn)I2C Master Controller 的設(shè)計(jì)，包括主程序設(shè)計(jì)和測(cè)試程序設(shè)計(jì)
上傳時(shí)間： 2014-01-04
上傳用戶：tonyshao
資源簡(jiǎn)介：用verilog HDL 硬件描述語(yǔ)言寫(xiě)的一個(gè)范例程序，led的，擴(kuò)展性極強(qiáng)，歡迎大家下載使用。
上傳時(shí)間： 2013-12-20
上傳用戶：cc1915
資源簡(jiǎn)介：VHDL編寫(xiě)的基于fpga的4-8交織器代碼，有需要的下來(lái)看看
上傳時(shí)間： 2017-08-20
上傳用戶：daoxiang126
資源簡(jiǎn)介：基于Altera的fpga開(kāi)發(fā)的基于fpga的AD轉(zhuǎn)換功能，完全通過(guò)驗(yàn)證。
上傳時(shí)間： 2013-08-14
上傳用戶：zhf01y
資源簡(jiǎn)介：USB245I的基于fpga的VHDL語(yǔ)言的驅(qū)動(dòng)程序,應(yīng)該有用
上傳時(shí)間： 2014-01-19
上傳用戶：來(lái)茴
資源簡(jiǎn)介：這篇文章的參考價(jià)值很高的,基于fpga的生物芯片掃描儀的位置檢測(cè),謝謝!
上傳時(shí)間： 2015-09-26
上傳用戶：nanshan
資源簡(jiǎn)介：基于Altera的fpga開(kāi)發(fā)的基于fpga的AD轉(zhuǎn)換功能，完全通過(guò)驗(yàn)證。
上傳時(shí)間： 2017-02-05
上傳用戶：WMC_geophy
資源簡(jiǎn)介：/*用rtos編寫(xiě)LED數(shù)碼管顯示程序,其中有用于計(jì)算的程序*/ /*另加LED流水燈*/ //須加入conf_tny.a51將周期數(shù)改為1000（原為10000），即將報(bào)時(shí)周期改為1ms,將TimeSharing由5改為1，即將時(shí)間片改為1ms /*測(cè)試結(jié)果：1)可很穩(wěn)定地顯示，LED的閃爍也正常 2)如果...
上傳時(shí)間： 2017-06-04
上傳用戶：xhz1993
資源簡(jiǎn)介：DDC的基于fpga的可編程邏輯控制器原理圖DDC的基于fpga的可編程邏輯控制器原理圖
上傳時(shí)間： 2021-12-15
上傳用戶：
