vhdl的3-8譯碼器
資源簡介:vhdl的3-8譯碼器
上傳時(shí)間: 2014-01-03
上傳用戶:llandlu
資源簡介:用vhdl設(shè)計(jì)的3-8譯碼器,精簡~!
上傳時(shí)間: 2014-01-27
上傳用戶:chens000
資源簡介:這是老師給的3—8譯碼器的源程序,自己剛才調(diào)試過了,真的成功了,哈哈……,有需要就看看吧
上傳時(shí)間: 2014-07-26
上傳用戶:星仔
資源簡介:max-plus2 編寫的3-8譯碼器
上傳時(shí)間: 2016-05-17
上傳用戶:小眼睛LSL
資源簡介:本文件是利用verilog實(shí)現(xiàn)的3-8譯碼器
上傳時(shí)間: 2013-12-16
上傳用戶:ecooo
資源簡介:利用CASE語句的3-8譯碼器,3個(gè)為數(shù)據(jù)輸入,3個(gè)為控制端,分別為S1,S2,S3,輸出數(shù)據(jù)為八位
上傳時(shí)間: 2017-01-23
上傳用戶:lwwhust
資源簡介:譯碼器的邏輯功能是將已賦予特定含義的一組二進(jìn)制輸入代碼的原意"翻譯"出來,變成對應(yīng)的輸出高低電平信號.該程序?yàn)?-8譯碼器.基于vhdl,其開發(fā)環(huán)境是MAXPLUS2.
上傳時(shí)間: 2013-12-23
上傳用戶:lepoke
資源簡介:1、本程序模仿3/8譯碼器的功能 2、由撥碼開關(guān)輸入,led輸出。
上傳時(shí)間: 2015-09-09
上傳用戶:caixiaoxu26
資源簡介:3-8譯碼器的仿真實(shí)驗(yàn)。本實(shí)驗(yàn)選用的仿真開發(fā)軟件是MAX+plus II Version 9.3,原理圖源文件保存在MyProject目錄中,為138decoder.gdf,另有我寫的實(shí)驗(yàn)報(bào)告,呵呵,適合仿真入門
上傳時(shí)間: 2016-12-14
上傳用戶:米卡
資源簡介:這是用vhdl語言編寫的3-8編碼器,可以看到程序簡單可行
上傳時(shí)間: 2017-01-19
上傳用戶:愛死愛死
資源簡介:采用CASE語句設(shè)計(jì)3-8譯碼器的示例程序
上傳時(shí)間: 2013-12-23
上傳用戶:Late_Li
資源簡介:decoder3_8實(shí)現(xiàn)了FPGA或CPLD 實(shí)現(xiàn)3-8譯碼器的功能
上傳時(shí)間: 2014-01-07
上傳用戶:x4587
資源簡介:按鍵掃描 51單片機(jī)加8279 8279通過74LS 138譯碼器擴(kuò)展4×4鍵盤、6位顯示器。 由3-8譯碼器對SL0~SL2譯出鍵掃描線,由另一3-8譯碼器譯出顯示器的位掃描線,并采用了編碼掃描方式。 為了防止出現(xiàn)重鍵現(xiàn)象,掃描輸出線高位SL3不參加鍵掃描譯碼。CPU對8279的監(jiān)...
上傳時(shí)間: 2014-01-25
上傳用戶:skfreeman
資源簡介:3-8譯碼器74HC138芯片手冊,有需要的可以參考!
上傳時(shí)間: 2022-03-31
上傳用戶:qdxqdxqdxqdx
資源簡介:3-8譯碼器,BCD碼轉(zhuǎn)換10進(jìn)制,計(jì)數(shù)器
上傳時(shí)間: 2014-08-12
上傳用戶:Andy123456
資源簡介:3-8譯碼器學(xué)校課程設(shè)計(jì)上載以大家共享,如有不足請多指教
上傳時(shí)間: 2013-11-28
上傳用戶:csgcd001
資源簡介:用VERILOG語言實(shí)現(xiàn)了常用3-8譯碼器.
上傳時(shí)間: 2014-01-19
上傳用戶:xg262122
資源簡介:3-8譯碼器地簡單實(shí)現(xiàn),采用QUARTUSii5.0環(huán)境編譯
上傳時(shí)間: 2016-09-30
上傳用戶:rishian
資源簡介:vhdl的七段譯碼器
上傳時(shí)間: 2013-12-22
上傳用戶:zhengzg
資源簡介:3-8譯碼器和8-3BCD七段顯示譯碼器
上傳時(shí)間: 2013-12-24
上傳用戶:xhz1993
資源簡介:基于vhdl的hdb3編譯碼器的設(shè)計(jì)與實(shí)現(xiàn)
上傳時(shí)間: 2014-01-13
上傳用戶:2525775
資源簡介:3-8譯碼器設(shè)計(jì) 4選1數(shù)據(jù)選擇器設(shè)計(jì) 4位比較器設(shè)計(jì) 七人表決器設(shè)計(jì) 計(jì)數(shù)器設(shè)計(jì) 交通燈信號控制器設(shè)計(jì)
上傳時(shí)間: 2017-08-13
上傳用戶:Thuan
資源簡介:使用vhdl硬件描述語言邊寫的奇偶校驗(yàn)程序和3-8譯碼電路程序
上傳時(shí)間: 2016-06-26
上傳用戶:xfbs821
資源簡介:本人編寫的3級抽取器的vhdl代碼,可供大家參考一下,如有不妥之處,還請多多指教.
上傳時(shí)間: 2016-05-14
上傳用戶:cccole0605
資源簡介:有vhdl寫的一個(gè)38譯碼器,并付仿真波形.
上傳時(shí)間: 2014-01-25
上傳用戶:zhengzg
資源簡介:vhdl編寫的基于FPGA的4-8交織器代碼,有需要的下來看看
上傳時(shí)間: 2017-08-20
上傳用戶:daoxiang126
資源簡介:·詳細(xì)說明:功能非常完善的MP3編譯碼器,輸入文件WAV或AIFF,能夠方便的嵌入到你自己的系統(tǒng)當(dāng)中.- Function extremely perfect MP3 arranges the decoder, input document WAV or AIFF, can facilitate inserting to you system文件列表: ? bladeenc-082-src
上傳時(shí)間: 2013-06-08
上傳用戶:anpa
資源簡介:定時(shí)記數(shù)模塊!對44B0的3號定時(shí)器編程。
上傳時(shí)間: 2015-03-02
上傳用戶:zhaiye
資源簡介:功能非常完善的MP3編譯碼器,輸入文件WAV或AIFF,能夠方便的嵌入到你自己的系統(tǒng)當(dāng)中.
上傳時(shí)間: 2013-12-24
上傳用戶:日光微瀾
資源簡介:基于vhdl的數(shù)控分頻器設(shè)計(jì)的源代碼及仿真
上傳時(shí)間: 2016-02-11
上傳用戶:410805624